ZHCSYF8A June 2025 – August 2025 TLV775
PRODUCTION DATA
封裝選項
機械數(shù)據(jù) (封裝 | 引腳)
- DBV|5
散熱焊盤機械數(shù)據(jù) (封裝 | 引腳)
訂購信息
6.3.1 壓降電壓
壓降電壓 (VDO) 定義為額定輸出電流 (IRATED) 下的 VIN – VOUT 之差，此時，導通晶體管完全導通。VIN 是輸入電壓、VOUT 是輸出電壓、IRATED 是 建議運行條件 表中列出的最大 IOUT。在該運行點，導通晶體管驅動為完全導通。壓降電壓間接指定了一個最小輸入電壓，該電壓大于輸出電壓預計保持穩(wěn)定的標稱編程輸出電壓。如果輸入電壓降至低于標稱輸出調(diào)節(jié)，輸出電壓也會下降。
對于 CMOS 穩(wěn)壓器，壓降電壓由導通晶體管的漏源導通狀態(tài)電阻 (RDS(ON)) 決定。因此，如果線性穩(wěn)壓器的工作電流小于額定電流，該電流的壓降電壓會相應地變化。以下公式用于計算器件的 RDS(ON)。
方程式 1. 