ZHCSWR9 July 2024 TCAN1473A-Q1
ADVANCE INFORMATION
請(qǐng)參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
| 參數(shù) | 測(cè)試條件 | 最小值 | 典型值 | 最大值 | 單位 | |||
|---|---|---|---|---|---|---|---|---|
| 驅(qū)動(dòng)器特性 | ||||||||
| tprop(TxD-busdom) | 傳播延遲時(shí)間，高電平到低電平的 TXD 邊沿到總線顯性狀態(tài)（隱性狀態(tài)到顯性狀態(tài)） | RL = 60Ω，CL = 100pF，RCM = 開(kāi)路 請(qǐng)參閱圖 6-4 |
80 | ns | ||||
| tprop(TxD-busrec) | 傳播延遲時(shí)間，低電平到高電平的 TXD 邊沿到總線隱性狀態(tài)（顯性狀態(tài)到隱性狀態(tài)） | 80 | ns | |||||
| tsk(p) | 脈沖偏斜 (|tprop(TxD-busdom) - tprop(TxD-busrec)|) | RL = 60Ω，CL = 100pF，RCM = 開(kāi)路 請(qǐng)參閱圖 6-4 |
3 | ns | ||||
| tR | 差分輸出信號(hào)上升時(shí)間 | 25 | ns | |||||
| tF | 差分輸出信號(hào)下降時(shí)間 | 25 | ns | |||||
| tTXDDTO | 顯性超時(shí) | TXD = 0V，RL = 60Ω，CL = 開(kāi)路 請(qǐng)參閱圖 6-7 |
1.2 | 3.8 | ms | |||
| 接收器特性 | ||||||||
| tprop(busdom-RxD) | 傳播延遲時(shí)間，總線顯性輸入到 RxD 低電平輸出 | CL(RXD) = 15pF 請(qǐng)參閱圖 6-5 |
110 | ns | ||||
| tprop(busrec-RxD) | 傳播延遲時(shí)間，總線隱性輸入到 RXD 高電平輸出 | 110 | ns | |||||
| tR | 輸出信號(hào)上升時(shí)間 (RXD) | CL(RXD) = 15pF 請(qǐng)參閱圖 6-5 |
3 | ns | ||||
| tF | 輸出信號(hào)下降時(shí)間 (RXD) | 3 | ns | |||||
| tBUSDOM | 顯性超時(shí) | RL = 60Ω，CL = 開(kāi)路 請(qǐng)參閱圖 6-7 |
1.4 | 3.8 | ms | |||
| CAN FD 信號(hào)改善特性 | ||||||||
| tPAS_REC_START | 被動(dòng)隱性階段的開(kāi)始時(shí)間 | RL = 45Ω 至 65Ω，CL1 = 開(kāi)路，CL2 = 100pF，CL(RXD) = 15pF 在 50% 閾值且斜率 < 5ns 時(shí)的 TXD 上升沿開(kāi)始測(cè)量，持續(xù)到信號(hào)改善階段結(jié)束； RDIFF_PAS_REC ≥ MIN RDIFF_ACT_REC; RSE_CANH/L ≥ MIN RSE_SIC_REC |
530 | ns | ||||
| tSIC_START | 主動(dòng)信號(hào)改善階段的開(kāi)始時(shí)間 | RL = 45Ω 至 65Ω，CL1 = 開(kāi)路，CL2 = 100pF，CL(RXD) = 15pF 在 50% 閾值且斜率 < 5ns 時(shí)的 TXD 上升沿開(kāi)始測(cè)量，持續(xù)到主動(dòng)信號(hào)改善階段開(kāi)始 |
120 | ns | ||||
| tSIC_END | 主動(dòng)信號(hào)改善階段的結(jié)束時(shí)間 | RL = 45Ω 至 65Ω，CL1 = 開(kāi)路，CL2 = 100pF，CL(RXD) = 15pF 在 50% 閾值且斜率 < 5ns 時(shí)的 TXD 上升沿開(kāi)始測(cè)量，持續(xù)到主動(dòng)信號(hào)改善階段結(jié)束 |
355 | ns | ||||
| tΔBit(Bus) | 發(fā)送的位寬時(shí)間差 | 總線隱性位長(zhǎng)度相對(duì)于 TxD 位長(zhǎng)度的變化，請(qǐng)參閱圖 6-6 tΔBit(Bus) = tBit(Bus) - tBit(TxD)，tBit(TxD) >= 200ns RL = 45Ω 至 65Ω，CL1 = 開(kāi)路，CL2 = 100pF，CL(RXD) = 15pF |
-10 | 10 | ns | |||
| tΔBit(RxD) | 接收的位寬時(shí)間差 | RxD 隱性位長(zhǎng)度相對(duì)于 TXD 位長(zhǎng)度的變化，請(qǐng)參閱圖 6-6 tΔBit(RxD) = tBit(RxD) - tBit(TxD)，tBit(TxD) >= 200ns RL = 45Ω 至 65Ω，CL1 = 開(kāi)路，CL2 = 100pF，CL(RXD) = 15pF |
-30 | 20 | ns | |||
| tΔREC | 接收器時(shí)間對(duì)稱(chēng)性 | RXD 隱性位長(zhǎng)度相對(duì)于總線位長(zhǎng)度的變化，請(qǐng)參閱圖 6-6 tΔREC = tBit(RxD) - tBit(Bus)，tBit(TxD) >= 200ns RL = 45Ω 至 65Ω，CL1 = 開(kāi)路，CL2 = 100pF，CL(RXD) = 15pF |
-20 | 15 | ns | |||