ZHCS328D February 2013 – January 2025 TAS2505
PRODUCTION DATA
4 引腳配置和功能
圖 4-1 RGE 封裝24 引腳 VQFN頂視圖表 4-1 引腳功能
| 引腳 | 類型(1) | 說明 | |
|---|---|---|---|
| 編號 | 名稱 | ||
| 1 | SPI_SEL | I | 在 SPI 和 I2C 數字接口模式之間進行選擇；（1 = SPI 模式）（0 = I2C 模式） |
| 2 | RST | I | 邏輯、狀態機和數字濾波器復位；置位為低電平。 |
| 3 | AINL | I | 模擬單端線路左側輸入 |
| 4 | AINR | I | 模擬單端線路右側輸入 |
| 5 | NC | O | 無連接（保持未連接） |
| 6 | AVSS | GND | 模擬地，0V |
| 7 | AVDD | PWR | 模擬內核電源電壓，1.5V 至 1.95V |
| 8 | LDO_SEL | I | 接地。 |
| 9 | SPKM | O | D 類揚聲器驅動器反相輸出 |
| 10 | SPKVDD | PWR | D 類揚聲器驅動器電源 |
| 11 | SPKVSS | PWR | D 類揚聲器驅動器電源接地電源 |
| 12 | SPKP | O | D 類揚聲器驅動器同相輸出 |
| 13 | DIN | I | 音頻串行數據總線輸入數據 |
| 14 | WCLK | I/O | 音頻串行數據總線字時鐘 |
| 15 | BCLK | I/O | 音頻串行數據總線位時鐘 |
| 16 | MCLK | I | 用于 CLK 乘法器 - PLL 的主 CLK 輸入/基準 CLK（在啟動時，PLLCLK = CLKIN） |
| 17 | MISO | O | SPI 串行數據輸出 |
| 18 | GPIO/DOUT | I/O/Z | GPIO/音頻串行總線輸出 |
| 19 | SCL/SSZ | I | I2C 輸入串行時鐘或 SPI 片選信號，具體取決于 SPI_SEL 狀態 |
| 20 | SDA/MOSI | I | I2C 串行數據輸入或 SPI 串行數據輸入，具體取決于 SPI_SEL 狀態。 |
| 21 | SCLK | I | SPI 接口的串行時鐘 |
| 22 | IOVDD | PWR | I/O 電源，1.1V 至 3.6V |
| 23 | DVDD | PWR | 數字電源，1.65V 至 1.95V |
| 24 | DVSS | GND | 數字接地，0V |
(1) I = 輸入，O = 輸出，GND = 接地，PWR = 電源，Z = 高阻抗