ZHCSPN0A December 2023 – October 2024 TAD5242
PRODUCTION DATA
6.3.2.2 IC 間音頻 (I2S) 接口
標準 I2S 協議僅針對兩個通道進行定義：左通道和右通道。在 I2S 模式下，左時隙 0 的 MSB 會在 FSYNC 下降 沿之后第二個周期中的 BCLK 上升沿接收。右時隙 0 的 MSB 會在 FSYNC 上升 沿之后第二個周期中的 BCLK 上升沿上接收。后續的每個數據位都在 BCLK 的上升沿接收。在控制器模式下，FSYNC 在 BCLK 的下降沿傳輸。圖 6-5 和圖 6-6 顯示了在目標和控制器運行模式下 I2S 運行的協議時序。
圖 6-5 目標模式下的 I2S 模式協議時序（MD0 對地短路）
圖 6-6 控制器模式下的 I2S 協議時序（MD0 短接至 AVDD）為了使音頻總線在 I2S 模式下正常運行，每幀的位時鐘數必須大于或等于活動輸入通道的數量（包括左右時隙）乘以輸入通道數據的配置字長。