ZHCSPN0A December 2023 – October 2024 TAD5242
PRODUCTION DATA
該器件支持簡單的硬件引腳控制選項，以便為給定系統(tǒng)選擇特定的運行模式和音頻接口，如表 6-1 所述。MD1 至 MD6 引腳連接到邏輯低電平 (VSS) 或邏輯高電平 (IOVDD)，MD0 引腳可以通過不同的上拉或下拉電阻器連接到 AVDD 或 VSS。
| 引腳 | 目標模式 | 控制器模式 |
|---|---|---|
| MD0 | 用于控制器/目標模式和 I2S/TDM/LJ 模式選擇的多級模擬輸入 | |
| MD1 | AVDD 電源、字長和內(nèi)插濾波器類型選擇 | 幀速率和 BCLK 頻率選擇 |
| MD2 | ||
| MD3 | 地 | 控制器時鐘輸入 |
| MD4 | DAC 輸出配置選擇（差分線路輸出/差分接收器/耳機/單端線路輸出/偽差分耳機） | |
| MD5 | ||
| MD6 | TDM 模式：菊花鏈輸出或 I2S/LJ 模式：單聲道/立體聲選擇 | |