ZHCSUA3A December 2023 – January 2025 TAD5212
PRODUCTION DATA
該器件中的某些事件可能需要主機處理器干預，并可用于觸發主機處理器的中斷。一個此類事件是音頻串行接口 (ASI) 總線錯誤。如果檢測到 ASI 總線錯誤時鐘出現任何故障，該器件會關閉錄音通道，例如：
當檢測到 ASI 總線時鐘錯誤時，該器件會盡快關閉所有錄音和回放通道。解決所有 ASI 總線時鐘錯誤后，器件音量會恢復到之前的狀態，從而恢復音頻。在 ASI 總線時鐘錯誤期間，如果將時鐘錯誤中斷屏蔽寄存器位 INT_MASK0[7] (P1_R47_D[7]) 設置為低電平，則內部中斷請求 (IRQ) 中斷信號會置為低電平。此外還可以通過鎖存故障狀態寄存器位 INT_LTCH0 (P1_R52) 回讀該時鐘故障，該寄存器是一個只讀寄存器。讀取鎖存故障狀態寄存器 INT_LTCH0 會清除所有鎖存故障狀態。此外，該器件可配置為在 GPIOx 或 GPO1 引腳上路由內部 IRQ 中斷信號，也可配置為開漏輸出，以便這些引腳與其他器件的開漏中斷輸出進行線與連接。
通過設置 INT_POL (P0_R66_D[7]) 寄存器位，可以將 IRQ 中斷信號配置為低電平有效或高電平有效極性。通過對 INT_EVENT[1:0] (P0_R66_D[6:5]) 寄存器位進行編程，該信號也可以配置為單個脈沖或一系列脈沖。如果中斷配置為一系列脈沖，則事件將觸發脈沖開始；當讀取鎖存的故障狀態寄存器以確定中斷原因時，脈沖將停止。
該器件還支持只讀實時狀態寄存器，以確定通道是上電還是斷電，以及器件是否處于睡眠模式。這些狀態寄存器位于 DEV_STS0 (P0_R121) 和 DEV_STS1 (P0_R122) 寄存器位中。
該器件具有一個多功能 GPIOx、GPI1、GPO1 引腳，這些引腳可針對所需的特定功能進行配置。表 6-68 列出了這些多功能引腳用于各種功能的所有可能分配。
| 行 | 引腳功能 | GPIO1 | GPIO2 | GPO1 | GPI1 |
|---|---|---|---|---|---|
| — | — | GPIO1_CFG | GPIO2_CFG | GPO1_CFG | GPI1_CFG |
| — | — | P0_R10[7:4] | P0_R11[7:4] | P0_R12[7:4] | P0_R13[1] |
| A | 引腳禁用 | S(1) | S（默認值） | S（默認值） | S（默認值） |
| B | 通用輸出 (GPO) | S | S | S | NS(2) |
| C | 中斷輸出 (IRQ) | S（默認值） | S | S | NS |
| D | 所有錄音通道斷電 | S | S | NS | S |
| E | 所有 DAC 通道斷電 | S | S | NS | S |
| F | PDM 時鐘輸出 (PDMCLK) | S | S | S | NS |
| G | PDM 數據輸入 1 (PDMDIN1) | S | S | NS | S |
| H | PDM 數據輸入 2 (PDMDIN2) | S | S | NS | S |
| I | MICBIAS 開/關輸入 (BIASEN) | S | S | NS | S |
| J | 通用輸入 (GPI) | S | S | NS | S |
| K | 控制器時鐘輸入 (CCLK) | S | S | S | S |
| L | ASI 菊花鏈輸入 | S | S | NS | S |
| M | ASI DOUT | S | S | S | NS |
| N | ASI BCLK | S | S | S | S |
| O | ASI FSYNC | S | S | S | S |
| P | 通用時鐘輸出 | S | S | S | NS |
| Q | ASI 菊花鏈輸出 | S | S | S | NS |
每個 GPO1或 GPIOx 引腳都可以分別使用 P0_R10_D[2:0]、P0_R11_D[2:0] 和 P0_R12_D[2:0] 中的 GPIOx_DRV[2:0] 或 GPO1_DRV[2:0] 寄存器位獨立設置為所需的驅動配置設置。表 6-69 列出了驅動配置設置。
| P0_R10_D[2:0]：GPIO1_DRV[2:0] | GPIO1 的 GPIO 輸出驅動配置設置 |
|---|---|
| 000 | GPIO1 引腳設置為高阻抗（懸空） |
| 001 | GPIO1 引腳設置為驅動為低電平有效或高電平有效 |
| 010（默認值） | GPIO1 引腳設置為驅動為低電平有效或弱高電平（片上上拉） |
| 011 | GPIO1 引腳設置為驅動為低電平有效或高阻態（懸空） |
| 100 | GPIO1 引腳設置為驅動為弱低電平（片上下拉）或高電平有效 |
| 101 | GPIO1 引腳設置為驅動為高阻態（懸空）或高電平有效 |
| 110 和 111 | 保留（不使用這些設置） |