ZHCSUA3A December 2023 – January 2025 TAD5212
PRODUCTION DATA
- 1
- 1 特性
- 2 應用
- 3 說明
- 4 引腳配置和功能
- 5 規(guī)格
-
6 詳細說明
- 6.1 概述
- 6.2 功能方框圖
- 6.3
特性說明
- 6.3.1 串行接口
- 6.3.2 鎖相環(huán) (PLL) 和時鐘生成
- 6.3.3 輸出通道配置
- 6.3.4 基準電壓
- 6.3.5 可編程麥克風偏置
- 6.3.6 數(shù)字 PDM 麥克風錄音通道
- 6.3.7
信號鏈處理
- 6.3.7.1
DAC 信號鏈
- 6.3.7.1.1 可編程通道增益和數(shù)字音量控制
- 6.3.7.1.2 可編程通道增益校準
- 6.3.7.1.3 可編程數(shù)字高通濾波器
- 6.3.7.1.4 可編程數(shù)字雙二階濾波器
- 6.3.7.1.5
可配置數(shù)字內(nèi)插濾波器
- 6.3.7.1.5.1
線性相位濾波器
- 6.3.7.1.5.1.1 采樣速率：8kHz 或 7.35kHz
- 6.3.7.1.5.1.2 采樣速率：16kHz 或 14.7kHz
- 6.3.7.1.5.1.3 采樣速率：24kHz 或 22.05kHz
- 6.3.7.1.5.1.4 采樣速率：32kHz 或 29.4kHz
- 6.3.7.1.5.1.5 采樣速率：48kHz 或 44.1kHz
- 6.3.7.1.5.1.6 采樣速率：96kHz 或 88.2kHz
- 6.3.7.1.5.1.7 采樣速率：192kHz 或 176.4kHz
- 6.3.7.1.5.1.8 采樣速率：384kHz 或 352.8kHz
- 6.3.7.1.5.1.9 采樣速率：768kHz 至 705.6kHz
- 6.3.7.1.5.2 低延遲濾波器
- 6.3.7.1.5.3 超低延遲濾波器
- 6.3.7.1.5.1
線性相位濾波器
- 6.3.7.1.6 可編程數(shù)字混頻器
- 6.3.7.2 PDM 錄音信號鏈
- 6.3.7.1
DAC 信號鏈
- 6.3.8 中斷、狀態(tài)和數(shù)字 I/O 引腳多路復用
- 6.3.9 Power Tune 模式
- 6.4 器件功能模式
- 6.5 編程
-
7 寄存器映射
- 7.1 器件配置寄存器
- 7.2
可編程系數(shù)寄存器
- 7.2.1 可編程系數(shù)寄存器：頁面 8
- 7.2.2 可編程系數(shù)寄存器：頁面 9
- 7.2.3 可編程系數(shù)寄存器：頁面 10
- 7.2.4 可編程系數(shù)寄存器：頁面 11
- 7.2.5 可編程系數(shù)寄存器：頁面 15
- 7.2.6 可編程系數(shù)寄存器：頁面 16
- 7.2.7 可編程系數(shù)寄存器：頁面 17
- 7.2.8 可編程系數(shù)寄存器：頁面 18
- 7.2.9 可編程系數(shù)寄存器：頁面 19
- 7.2.10 可編程系數(shù)寄存器：頁面 25
- 7.2.11 可編程系數(shù)寄存器：頁面 26
- 7.2.12 可編程系數(shù)寄存器：頁面 27
- 7.2.13 可編程系數(shù)寄存器：頁面 28
- 8 應用和實施
- 9 器件和文檔支持
- 10修訂歷史記錄
- 11機械、封裝和可訂購信息
封裝選項
機械數(shù)據(jù) (封裝 | 引腳)
- RGE|24
散熱焊盤機械數(shù)據(jù) (封裝 | 引腳)
- RGE|24
訂購信息
6.3.7.1 DAC 信號鏈
圖 6-20 DAC 信號鏈處理流程圖DAC 信號鏈為低噪聲和高保真音頻應用提供高度靈活的低噪聲回放路徑。這款低噪聲和低失真、多位 Δ-Σ DAC 使 TAD5212 能夠以極低功耗實現(xiàn) 120dB 動態(tài)范圍。此外，DAC 架構(gòu)具有固有的抗混疊濾波功能，能夠很好地抑制多個調(diào)制器頻率分量附近的帶外頻率噪聲。因此，該器件可防止噪聲混疊到音頻頻帶中。此外，在信號鏈中，集成的高性能多級數(shù)字內(nèi)插濾波器會通過高阻帶衰減來急劇削減任何帶外頻率噪聲。
信號鏈還包含各種高度可編程的數(shù)字處理塊，例如雙二階濾波器、相位校準、增益校準、高通濾波器、數(shù)字加法器或混頻器、同步采樣速率轉(zhuǎn)換器、失真限制器、熱折返、欠壓預防和音量控制。本節(jié)將進一步討論這些處理塊的詳細信息。該器件還支持多達四通道單端輸出模式以及從模擬輸入到 DAC 輸出的模擬旁路選項。
可使用 CH_EN (P0_R118) 寄存器啟用或禁用回放輸出通道，并可使用 PASI_RX_CHx_CFG 或 SASI_RX_CHx_CFG 位啟用或禁用音頻串行接口的輸入通道。該器件支持所有活動通道同時上電和斷電，以進行同步回放。但是，根據(jù)應用需求，如果某些通道必須在另一個通道回放處于開啟狀態(tài)時動態(tài)上電或斷電，則可以通過設(shè)置 DYN_PUPD_CFG (P0_R119) 寄存器來支持該用例。
該器件支持多種數(shù)據(jù)混合選項，可在 DAC 輸出上回放之前，使用每條路徑的靈活增益選項將來自主要 ASI 的多達 8 個輸入通道、來自輔助 ASI 的 2 個輸入通道、ADC 環(huán)回數(shù)據(jù)和發(fā)音器混合起來。默認情況下，禁用這些混頻器，并且通道配置為僅支持一個數(shù)據(jù)通道。可以通過設(shè)置寄存器映射 B0_P17 中所述的 ASI_DIN_Mixers 可編程系數(shù)寄存器來配置混頻器。
該器件支持高達 90kHz 的輸出信號帶寬，這允許使用 216kHz（或更高）采樣速率來播放高頻非音頻信號。可以使用 DAC_CHx_BW_Mode 位（P0_R101_D[0]、P0_R108_D[0]）啟用或禁用寬帶模式。
對于 48kHz 或更低的采樣速率，該器件支持所有功能和各種可編程處理塊。不過，對于高于 48kHz 的采樣速率，支持同時錄音和回放的通道數(shù)量和雙二階濾波器數(shù)量等都存在限制。有關(guān)更多詳細信息，請參閱 TAC5212 采樣速率和受支持的可編程處理塊 應用報告。
下一節(jié)介紹了 DAC 信號鏈的關(guān)鍵塊。有關(guān) DAC 信號鏈的各種其他塊的更多詳細信息，請參閱 節(jié) 9.1.1 中列出的應用手冊。