ZHCSUA3A December 2023 – January 2025 TAD5212
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說明
- 4 引腳配置和功能
-
5 規(guī)格
- 5.1 絕對(duì)最大額定值
- 5.2 ESD 等級(jí)
- 5.3 建議運(yùn)行條件
- 5.4 熱性能信息
- 5.5 電氣特性
- 5.6 時(shí)序要求：I2C 接口
- 5.7 開關(guān)特性：I2C 接口
- 5.8 時(shí)序要求：SPI 接口
- 5.9 開關(guān)特性：SPI 接口
- 5.10 時(shí)序要求：TDM、I2S 或 LJ 接口
- 5.11 開關(guān)特性：TDM、I2S 或 LJ 接口
- 5.12 時(shí)序要求：PDM 數(shù)字麥克風(fēng)接口
- 5.13 開關(guān)特性：PDM 數(shù)字麥克風(fēng)接口
- 5.14 時(shí)序圖
- 5.15 典型特性
-
6 詳細(xì)說明
- 6.1 概述
- 6.2 功能方框圖
- 6.3
特性說明
- 6.3.1 串行接口
- 6.3.2 鎖相環(huán) (PLL) 和時(shí)鐘生成
- 6.3.3 輸出通道配置
- 6.3.4 基準(zhǔn)電壓
- 6.3.5 可編程麥克風(fēng)偏置
- 6.3.6 數(shù)字 PDM 麥克風(fēng)錄音通道
- 6.3.7
信號(hào)鏈處理
- 6.3.7.1
DAC 信號(hào)鏈
- 6.3.7.1.1 可編程通道增益和數(shù)字音量控制
- 6.3.7.1.2 可編程通道增益校準(zhǔn)
- 6.3.7.1.3 可編程數(shù)字高通濾波器
- 6.3.7.1.4 可編程數(shù)字雙二階濾波器
- 6.3.7.1.5
可配置數(shù)字內(nèi)插濾波器
- 6.3.7.1.5.1
線性相位濾波器
- 6.3.7.1.5.1.1 采樣速率：8kHz 或 7.35kHz
- 6.3.7.1.5.1.2 采樣速率：16kHz 或 14.7kHz
- 6.3.7.1.5.1.3 采樣速率：24kHz 或 22.05kHz
- 6.3.7.1.5.1.4 采樣速率：32kHz 或 29.4kHz
- 6.3.7.1.5.1.5 采樣速率：48kHz 或 44.1kHz
- 6.3.7.1.5.1.6 采樣速率：96kHz 或 88.2kHz
- 6.3.7.1.5.1.7 采樣速率：192kHz 或 176.4kHz
- 6.3.7.1.5.1.8 采樣速率：384kHz 或 352.8kHz
- 6.3.7.1.5.1.9 采樣速率：768kHz 至 705.6kHz
- 6.3.7.1.5.2 低延遲濾波器
- 6.3.7.1.5.3 超低延遲濾波器
- 6.3.7.1.5.1
線性相位濾波器
- 6.3.7.1.6 可編程數(shù)字混頻器
- 6.3.7.2
PDM 錄音信號(hào)鏈
- 6.3.7.2.1 可編程通道增益和數(shù)字音量控制
- 6.3.7.2.2 可編程通道增益校準(zhǔn)
- 6.3.7.2.3 可編程通道相位校準(zhǔn)
- 6.3.7.2.4 可編程數(shù)字高通濾波器
- 6.3.7.2.5 可編程數(shù)字雙二階濾波器
- 6.3.7.2.6 可配置數(shù)字抽取濾波器
- 6.3.7.2.7 自動(dòng)增益控制器 (AGC)
- 6.3.7.2.8 語音活動(dòng)檢測 (VAD)
- 6.3.7.2.9 超聲波活動(dòng)檢測 (UAD)
- 6.3.7.1
DAC 信號(hào)鏈
- 6.3.8 中斷、狀態(tài)和數(shù)字 I/O 引腳多路復(fù)用
- 6.3.9 Power Tune 模式
- 6.4 器件功能模式
- 6.5 編程
-
7 寄存器映射
- 7.1 器件配置寄存器
- 7.2
可編程系數(shù)寄存器
- 7.2.1 可編程系數(shù)寄存器：頁面 8
- 7.2.2 可編程系數(shù)寄存器：頁面 9
- 7.2.3 可編程系數(shù)寄存器：頁面 10
- 7.2.4 可編程系數(shù)寄存器：頁面 11
- 7.2.5 可編程系數(shù)寄存器：頁面 15
- 7.2.6 可編程系數(shù)寄存器：頁面 16
- 7.2.7 可編程系數(shù)寄存器：頁面 17
- 7.2.8 可編程系數(shù)寄存器：頁面 18
- 7.2.9 可編程系數(shù)寄存器：頁面 19
- 7.2.10 可編程系數(shù)寄存器：頁面 25
- 7.2.11 可編程系數(shù)寄存器：頁面 26
- 7.2.12 可編程系數(shù)寄存器：頁面 27
- 7.2.13 可編程系數(shù)寄存器：頁面 28
- 8 應(yīng)用和實(shí)施
- 9 器件和文檔支持
- 10修訂歷史記錄
- 11機(jī)械、封裝和可訂購信息
封裝選項(xiàng)
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RGE|24
散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RGE|24
訂購信息
6.5.1.2 SPI 控制接口
通用 SPI 協(xié)議支持在主機(jī)處理器（控制器）與外圍器件之間進(jìn)行全雙工、同步、串行通信。SPI 控制器（本例中為主機(jī)處理器）生成同步時(shí)鐘（驅(qū)動(dòng)至 SCLK），并通過將外設(shè)選擇引腳 CSZ 從高電平轉(zhuǎn)換為低電平來啟動(dòng)傳輸。SPI 外設(shè)器件（如 TAD5212）依賴控制器器件來啟動(dòng)和同步傳輸。傳輸由 SPI 控制器啟動(dòng)開始。來自 SPI 控制器的字節(jié)在控制器串行時(shí)鐘（驅(qū)動(dòng)至 SCLK）的控制下，開始移入外設(shè) PICO 引腳。當(dāng)該字節(jié)移入 PICO 引腳時(shí)，會(huì)有一個(gè)字節(jié)從 POCI 引腳移出到控制器移位寄存器。
請(qǐng)參閱表 6-71有關(guān)配置器件以進(jìn)行 SPI 控制的信息。表 6-71介紹了 SPI 控制模式的引腳分配。
| 引腳編號(hào) | 引腳名稱 | SPI 模式下的引腳功能 | 說明 |
|---|---|---|---|
| 7 | SCL | SCLK | SPI 串行位時(shí)鐘 |
| 8 | SDA | PICO | SPI 外設(shè)輸入引腳 |
| 11 | GP01 | POCI | SPI 外設(shè)輸出引腳 |
| 12 | GPI1 | CSZ | SPI 芯片選擇引腳 |
TAD5212 支持標(biāo)準(zhǔn) SPI 控制協(xié)議，其時(shí)鐘極性設(shè)置為 0（典型微處理器 SPI 控制位 CPOL = 0），時(shí)鐘相位設(shè)置為 1（典型微處理器 SPI 控制位 CPHA = 1）。CSZ 引腳可在兩次傳輸之間保持低電平；但是該器件只會(huì)將 CSZ 下降沿之后傳輸?shù)那鞍宋划?dāng)作命令字節(jié)，接下來的八位僅在寫入寄存器時(shí)當(dāng)作數(shù)據(jù)字節(jié)。該器件完全由寄存器控制。從這些寄存器讀取數(shù)據(jù)和向其寫入數(shù)據(jù)之前，先向 PICO 引腳發(fā)送一個(gè) 8 位命令。表 6-72 展示了該命令結(jié)構(gòu)。前七位指定寫入或讀取的寄存器地址，范圍為 0 至 127（十進(jìn)制）。命令字以 R/W 位結(jié)尾，該位指定串行總線上的數(shù)據(jù)流方向。
在寄存器寫入的情況下，將 R/W 位設(shè)置為 0。第二個(gè)數(shù)據(jù)字節(jié)發(fā)送到 PICO 引腳，并包含要寫入寄存器的數(shù)據(jù)。寄存器讀取以類似方式完成。8 位命令字發(fā)送 7 位寄存器地址，后跟 R/W 位等于 1，表示正在進(jìn)行寄存器讀取。然后，在該幀接下來的八個(gè) SCLK 時(shí)鐘期間，8 位寄存器數(shù)據(jù)在時(shí)鐘沿從該器件上的 POCI 引腳輸出。在 CSZ 引腳被拉高之前，該器件支持針對(duì)多字節(jié)數(shù)據(jù)寫入/讀取傳輸?shù)捻樞?SPI 尋址。多字節(jié)數(shù)據(jù)寫入或讀取傳輸分別與單字節(jié)數(shù)據(jù)寫入或讀取傳輸完全相同，直到所有數(shù)據(jù)字節(jié)傳輸完成。主機(jī)器件必須在所有數(shù)據(jù)字節(jié)傳輸期間將 CSZ 引腳保持為低電平。圖 6-106 展示了單字節(jié)寫入傳輸，而圖 6-107 展示了單字節(jié)讀取傳輸。
| 位 7 | 位 6 | 位 5 | 位 4 | 位 3 | 位 2 | 位 1 | 位 0 |
|---|---|---|---|---|---|---|---|
| ADDR(6) | ADDR(5) | ADDR(4) | ADDR(3) | ADDR(2) | ADDR(1) | ADDR(0) | R/WZ |
圖 6-106 SPI 單字節(jié)寫入傳輸
圖 6-107 SPI 單字節(jié)讀取傳輸