ZHCSPO0A December 2023 – March 2025 TAD5112-Q1
PRODUCTION DATA
IOVDD 和 AVDD 電源軌之間的電源序列可以按任何順序應(yīng)用。然而,在所有電源穩(wěn)定后,只有啟動(dòng) I2C 或 SPI 事務(wù)才能初始化器件。
對(duì)于電源上電要求,t1、t2 必須至少為 2ms 才能讓器件初始化內(nèi)部寄存器。有關(guān)器件電源穩(wěn)定至建議的工作電壓電平后,該器件如何在各種模式下運(yùn)行的詳細(xì)信息,請(qǐng)參閱 節(jié) 6.4部分。對(duì)于電源斷電要求,t3、t4 必須至少為 10ms。該時(shí)序(如圖 8-4 所示)讓器件可以慢慢降低回放數(shù)據(jù)的音量、關(guān)閉模擬和數(shù)字塊,以及將器件置于關(guān)斷模式。還可以通過(guò)降低電源電壓來(lái)立即將器件置于關(guān)斷模式,但這樣會(huì)導(dǎo)致突然關(guān)斷。
確保電源斜坡速率低于 0.1V/μs,并且斷電和上電事件之間的等待時(shí)間至少為 100ms。對(duì)于低于 0.1V/ms 的電源斜坡速率,主機(jī)器件必須在進(jìn)行任何器件配置之前將軟件復(fù)位作為第一個(gè)事務(wù)應(yīng)用。確保所有數(shù)字輸入引腳均處于有效的輸入電平,并且在電源時(shí)序控制期間不會(huì)進(jìn)行切換。
TAD5112-Q1 通過(guò)集成片上數(shù)字穩(wěn)壓器、DREG 和模擬穩(wěn)壓器,支持單 AVDD 電源運(yùn)行。確保為 AVDD 1.8V 運(yùn)行以及 IOVDD 1.8V 和 1.2V 運(yùn)行正確設(shè)置 AVDD_MODE (P0_R2_D[1]) 寄存器 (P0_R2_D[2]),如節(jié) 8.3.1和節(jié) 8.3.2所述。