ZHCSPO0A December 2023 – March 2025 TAD5112-Q1
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說(shuō)明
- 4 引腳配置和功能
-
5 規(guī)格
- 5.1 絕對(duì)最大額定值
- 5.2 ESD 等級(jí)
- 5.3 建議運(yùn)行條件
- 5.4 熱性能信息
- 5.5 電氣特性
- 5.6 時(shí)序要求：I2C 接口
- 5.7 開(kāi)關(guān)特性：I2C 接口
- 5.8 時(shí)序要求：SPI
- 5.9 開(kāi)關(guān)特性：SPI
- 5.10 時(shí)序要求：TDM、I2S 或 LJ 接口
- 5.11 開(kāi)關(guān)特性：TDM、I2S 或 LJ 接口
- 5.12 時(shí)序要求：PDM 數(shù)字麥克風(fēng)接口
- 5.13 開(kāi)關(guān)特性：PDM 數(shù)字麥克風(fēng)接口
- 5.14 時(shí)序圖
- 5.15 典型特性
-
6 詳細(xì)說(shuō)明
- 6.1 概述
- 6.2 功能方框圖
- 6.3
特性說(shuō)明
- 6.3.1 串行接口
- 6.3.2 鎖相環(huán) (PLL) 和時(shí)鐘生成
- 6.3.3 輸出通道配置
- 6.3.4 基準(zhǔn)電壓
- 6.3.5 可編程麥克風(fēng)偏置
- 6.3.6 數(shù)字 PDM 麥克風(fēng)錄音通道
- 6.3.7
信號(hào)鏈處理
- 6.3.7.1
DAC 信號(hào)鏈
- 6.3.7.1.1 可編程通道增益和數(shù)字音量控制
- 6.3.7.1.2 可編程通道增益校準(zhǔn)
- 6.3.7.1.3 可編程數(shù)字高通濾波器
- 6.3.7.1.4 可編程數(shù)字雙二階濾波器
- 6.3.7.1.5
可配置數(shù)字內(nèi)插濾波器
- 6.3.7.1.5.1
線(xiàn)性相位濾波器
- 6.3.7.1.5.1.1 采樣速率：8kHz 或 7.35kHz
- 6.3.7.1.5.1.2 采樣速率：16kHz 或 14.7kHz
- 6.3.7.1.5.1.3 采樣速率：24kHz 或 22.05kHz
- 6.3.7.1.5.1.4 采樣速率：32kHz 或 29.4kHz
- 6.3.7.1.5.1.5 采樣速率：48kHz 或 44.1kHz
- 6.3.7.1.5.1.6 采樣速率：96kHz 或 88.2kHz
- 6.3.7.1.5.1.7 采樣速率：192kHz 或 176.4kHz
- 6.3.7.1.5.1.8 采樣速率：384kHz 或 352.8kHz
- 6.3.7.1.5.1.9 采樣速率：768kHz 或 705.6kHz
- 6.3.7.1.5.2 低延遲濾波器
- 6.3.7.1.5.3 超低延遲濾波器
- 6.3.7.1.5.1
線(xiàn)性相位濾波器
- 6.3.7.1.6 可編程數(shù)字混頻器
- 6.3.7.2
PDM 錄音信號(hào)鏈
- 6.3.7.2.1 可編程通道增益和數(shù)字音量控制
- 6.3.7.2.2 可編程通道增益校準(zhǔn)
- 6.3.7.2.3 可編程通道相位校準(zhǔn)
- 6.3.7.2.4 可編程數(shù)字高通濾波器
- 6.3.7.2.5 可編程數(shù)字雙二階濾波器
- 6.3.7.2.6 可配置數(shù)字抽取濾波器
- 6.3.7.2.7 自動(dòng)增益控制器 (AGC)
- 6.3.7.2.8 語(yǔ)音活動(dòng)檢測(cè) (VAD)
- 6.3.7.2.9 超聲波活動(dòng)檢測(cè) (UAD)
- 6.3.7.1
DAC 信號(hào)鏈
- 6.3.8 中斷、狀態(tài)和數(shù)字 I/O 引腳多路復(fù)用
- 6.3.9 Power Tune 模式
- 6.4 器件功能模式
- 6.5 編程
-
7 寄存器映射
- 7.1 器件配置寄存器
- 7.2
可編程系數(shù)寄存器
- 7.2.1 可編程系數(shù)寄存器：頁(yè)面 8
- 7.2.2 可編程系數(shù)寄存器：頁(yè)面 9
- 7.2.3 可編程系數(shù)寄存器：頁(yè)面 10
- 7.2.4 可編程系數(shù)寄存器：頁(yè)面 11
- 7.2.5 可編程系數(shù)寄存器：頁(yè)面 15
- 7.2.6 可編程系數(shù)寄存器：頁(yè)面 16
- 7.2.7 可編程系數(shù)寄存器：頁(yè)面 17
- 7.2.8 可編程系數(shù)寄存器：頁(yè)面 18
- 7.2.9 可編程系數(shù)寄存器：頁(yè)面 19
- 7.2.10 可編程系數(shù)寄存器：頁(yè)面 25
- 7.2.11 可編程系數(shù)寄存器：頁(yè)面 26
- 7.2.12 可編程系數(shù)寄存器：頁(yè)面 27
- 7.2.13 可編程系數(shù)寄存器：頁(yè)面 28
- 8 應(yīng)用和實(shí)施
- 9 器件和文檔支持
- 10修訂歷史記錄
- 11機(jī)械、封裝和可訂購(gòu)信息
封裝選項(xiàng)
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RGE|24
散熱焊盤(pán)機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RGE|24
訂購(gòu)信息
8.3 電源相關(guān)建議
IOVDD 和 AVDD 電源軌之間的電源序列可以按任何順序應(yīng)用。然而，在所有電源穩(wěn)定后，只有啟動(dòng) I2C 或 SPI 事務(wù)才能初始化器件。
對(duì)于電源上電要求，t1、t2 必須至少為 2ms 才能讓器件初始化內(nèi)部寄存器。有關(guān)器件電源穩(wěn)定至建議的工作電壓電平后，該器件如何在各種模式下運(yùn)行的詳細(xì)信息，請(qǐng)參閱 節(jié) 6.4部分。對(duì)于電源斷電要求，t3、t4 必須至少為 10ms。該時(shí)序（如圖 8-4 所示）讓器件可以慢慢降低回放數(shù)據(jù)的音量、關(guān)閉模擬和數(shù)字塊，以及將器件置于關(guān)斷模式。還可以通過(guò)降低電源電壓來(lái)立即將器件置于關(guān)斷模式，但這樣會(huì)導(dǎo)致突然關(guān)斷。
圖 8-4 電源時(shí)序要求時(shí)序圖
確保電源斜坡速率低于 0.1V/μs，并且斷電和上電事件之間的等待時(shí)間至少為 100ms。對(duì)于低于 0.1V/ms 的電源斜坡速率，主機(jī)器件必須在進(jìn)行任何器件配置之前將軟件復(fù)位作為第一個(gè)事務(wù)應(yīng)用。確保所有數(shù)字輸入引腳均處于有效的輸入電平，并且在電源時(shí)序控制期間不會(huì)進(jìn)行切換。
TAD5112-Q1 通過(guò)集成片上數(shù)字穩(wěn)壓器、DREG 和模擬穩(wěn)壓器，支持單 AVDD 電源運(yùn)行。確保為 AVDD 1.8V 運(yùn)行以及 IOVDD 1.8V 和 1.2V 運(yùn)行正確設(shè)置 AVDD_MODE (P0_R2_D[1]) 寄存器 (P0_R2_D[2])，如節(jié) 8.3.1和節(jié) 8.3.2所述。