ZHCSPN2A January 2024 – March 2025 TAC5412-Q1
PRODUCTION DATA
該器件的每個輸入通道都具有獨立的可編程通道增益設置，用戶可以根據系統中預期的最大輸入信號和使用的 ADC VREF 設置（請參閱節 6.3.4 部分）將其設置為適當的值，其中 ADC VREF 設置決定了 ADC 滿量程信號電平。
采用可編程數字音量控制功能設置通道增益，其范圍為 -80dB 至 47dB（步長為 0.5dB），并提供通道錄音靜音選項。當 ADC 通道加電并錄音期間，可以動態更改數字音量控制值。在音量控制變化期間，內部使用軟調高或調低音量功能來避免任何可聞失真。可以使用 ADC_DSP_DISABLE_SOFT_STEP (P0_R114_D[1]) 寄存器位來完全禁用軟步進。
每個輸出通道（包括數字麥克風錄音通道）都具有獨立的數字音量控制設置。不過，該器件還支持使用通道 1 數字音量控制設置將所有通道的音量控制設置組合在一起的選項，而無論通道 1 是通電還是斷電。可以使用 ADC_DSP_DVOL_GANG (P0_R114_D[0]) 寄存器位來啟用該組合。
表 6-38 展示了可用于數字音量控制的可編程選項。
| P0_R82_D[7:0]：ADC_CH1_DVOL[7:0] | 輸出通道 1 的 DVC 設置 |
|---|---|
| 0000 0000 = 0d | 輸出通道 1 DVC 設置為靜音 |
| 0000 0001 = 1d | 輸出通道 1 DVC 設置為 –80dB |
| 0000 0010 = 2d | 輸出通道 1 DVC 設置為 –79.5dB |
| 0000 0011 = 3d | 輸出通道 1 DVC 設置為 –79dB |
| … | … |
| 1010 0000 = 160d | 輸出通道 1 DVC 設置為 –0.5dB |
| 1010 0001 = 161d（默認值） | 輸出通道 1 DVC 設置為 0dB |
| 1010 0010 = 162d | 輸出通道 1 DVC 設置為 0.5dB |
| … | … |
| 1111 1101 = 253d | 輸出通道 1 DVC 設置為 46dB |
| 1111 1110 = 254d | 輸出通道 1 DVC 設置為 46.5dB |
| 1111 1111 = 255d | 輸出通道 1 DVC 設置為 47dB |
同樣，輸出通道 2 至通道 4 的數字音量控制設置可以分別使用 CH2_DVOL (P0_R87) 至 CH4_DVOL (P0_R95) 寄存器位進行配置。
當該通道上電時，內部數字處理引擎會將音量從靜音級別軟斜升至編程的音量級別，當該通道斷電時，內部數字處理引擎會將音量從編程的音量軟斜降至靜音。這種音量軟步進是為了防止錄音通道突然上電和斷電。也可以使用 ADC_DSP_DISABLE_SOFT_STEP (P0_R114_D[1]) 寄存器位來完全禁用該功能。
用戶利用數字音量 (DVOL) 控制功能，能控制增益，而無需可編程增益放大器 (PGA)。在 TAC5412-Q1 中，PGA 運算放大器集成到 ADC 前端，其超高性能等同于其他基于低噪聲 PGA 的音頻信號鏈，而功耗僅為基于傳統 PGA 的器件的一小部分。有關更多詳細信息，請參閱配有 TAX5XXX 器件的麥克風接口。
如果 PLL 關閉，則可編程通道數字音量控制功能不適用。要設置通道衰減，用戶可以使用節 6.3.7.1.5中所述的可編程高通濾波器系數進行配置。