ZHCSPN4 January 2024 TAC5411-Q1
ADVANCE INFORMATION
- 1
- 1 特性
- 2 應(yīng)用
- 3 說(shuō)明
- 4 引腳配置和功能
- 5 規(guī)格
-
6 詳細(xì)說(shuō)明
- 6.1 概述
- 6.2 功能方框圖
- 6.3
特性說(shuō)明
- 6.3.1 串行接口
- 6.3.2 通過(guò)共享總線使用多個(gè)器件
- 6.3.3 鎖相環(huán) (PLL) 和時(shí)鐘生成
- 6.3.4 輸入通道配置
- 6.3.5 基準(zhǔn)電壓
- 6.3.6 麥克風(fēng)偏置
- 6.3.7 輸入直流故障診斷
- 6.3.8 信號(hào)鏈處理
- 6.3.9 DAC 信號(hào)鏈
- 6.3.10 中斷、狀態(tài)和數(shù)字 I/O 引腳多路復(fù)用
- 7 寄存器映射
- 8 應(yīng)用和實(shí)施
- 9 電源相關(guān)建議
- 10器件和文檔支持
- 11修訂歷史記錄
- 12機(jī)械、封裝和可訂購(gòu)信息
封裝選項(xiàng)
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RTV|32
散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RTV|32
訂購(gòu)信息
6.3.1.2.2 IC 間音頻 (I2S) 接口
標(biāo)準(zhǔn) I2S 協(xié)議僅針對(duì)兩個(gè)通道進(jìn)行定義：左通道和右通道。該器件為多通道運(yùn)行擴(kuò)展了相同的協(xié)議時(shí)序。在 I2S 模式下，左時(shí)隙 0 的 MSB 會(huì)在 FSYNC 下降 沿之后第二個(gè)周期中的 BCLK 下降沿上傳輸。緊接著左側(cè)時(shí)隙 0 數(shù)據(jù)傳輸，剩余的左側(cè)時(shí)隙數(shù)據(jù)按順序傳輸。右時(shí)隙 0 的 MSB 會(huì)在 FSYNC 上升 沿之后第二個(gè)周期中的 BCLK 下降沿上傳輸。緊接著右側(cè)時(shí)隙 0 數(shù)據(jù)傳輸，剩余的右側(cè)時(shí)隙數(shù)據(jù)按順序傳輸。FSYNC 和每個(gè)數(shù)據(jù)位在 BCLK 的下降沿傳輸。圖 6-6 至圖 6-9 展示了各種配置下 I2S 運(yùn)行的協(xié)議時(shí)序。
圖 6-6 I2S 模式標(biāo)準(zhǔn)協(xié)議時(shí)序 (PASI_TX_OFFSET = 0)
圖 6-7 I2S 協(xié)議時(shí)序 (PASI_TX_OFFSET = 1)
圖 6-8 I2S 協(xié)議時(shí)序（無(wú)空閑 BCLK 周期，PASI_TX_OFFSET = 0）
圖 6-9 I2S 協(xié)議時(shí)序（PASI_TX_OFFSET = 0 且 PASI_BCLK_POL = 1）為了使音頻總線在 I2S 模式下正常運(yùn)行，每幀的位時(shí)鐘數(shù)必須大于或等于活動(dòng)輸出通道的數(shù)量（包括左右時(shí)隙）乘以輸出通道數(shù)據(jù)的編程字長(zhǎng)。器件 FSYNC 低電平脈沖必須是大于或等于活動(dòng)左時(shí)隙數(shù)量乘以所配置的數(shù)據(jù)字長(zhǎng)的 BCLK 周期數(shù)。同樣，F(xiàn)SYNC 高電平脈沖必須是大于或等于活動(dòng)右時(shí)隙數(shù)量乘以所配置的數(shù)據(jù)字長(zhǎng)的 BCLK 周期數(shù)。