ZHCSPN5A January 2024 – March 2025 TAC5312-Q1
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說明
- 4 引腳配置和功能
- 5 規(guī)格
-
6 詳細說明
- 6.1 概述
- 6.2 功能方框圖
- 6.3
特性說明
- 6.3.1 串行接口
- 6.3.2 鎖相環(huán) (PLL) 和時鐘生成
- 6.3.3 輸入通道配置
- 6.3.4 基準電壓
- 6.3.5 麥克風(fēng)偏置
- 6.3.6 數(shù)字 PDM 麥克風(fēng)錄音通道
- 6.3.7
信號鏈處理
- 6.3.7.1
ADC 信號鏈
- 6.3.7.1.1 6 至 4 輸入選擇多路復(fù)用器 (6:4 MUX)
- 6.3.7.1.2 可編程通道增益和數(shù)字音量控制
- 6.3.7.1.3 可編程通道增益校準
- 6.3.7.1.4 可編程通道相位校準
- 6.3.7.1.5 可編程數(shù)字高通濾波器
- 6.3.7.1.6 可編程數(shù)字雙二階濾波器
- 6.3.7.1.7 可編程通道加法器和數(shù)字混頻器
- 6.3.7.1.8
可配置數(shù)字抽取濾波器
- 6.3.7.1.8.1
線性相位濾波器
- 6.3.7.1.8.1.1 采樣速率：8kHz 或 7.35kHz
- 6.3.7.1.8.1.2 采樣速率：16kHz 或 14.7kHz
- 6.3.7.1.8.1.3 采樣速率：24kHz 或 22.05kHz
- 6.3.7.1.8.1.4 采樣速率：32kHz 或 29.4kHz
- 6.3.7.1.8.1.5 采樣速率：48kHz 或 44.1kHz
- 6.3.7.1.8.1.6 采樣速率：96kHz 或 88.2kHz
- 6.3.7.1.8.1.7 采樣速率：192kHz 或 176.4kHz
- 6.3.7.1.8.1.8 采樣速率：384kHz 或 352.8kHz
- 6.3.7.1.8.1.9 采樣速率：768kHz 或 705.6kHz
- 6.3.7.1.8.2 低延遲濾波器
- 6.3.7.1.8.3 超低延遲濾波器
- 6.3.7.1.8.1
線性相位濾波器
- 6.3.7.1.9 自動增益控制器 (AGC)
- 6.3.7.1.10 語音活動檢測 (VAD)
- 6.3.7.1.11 超聲波活動檢測 (UAD)
- 6.3.7.2
DAC 信號鏈
- 6.3.7.2.1 可編程通道增益和數(shù)字音量控制
- 6.3.7.2.2 可編程通道增益校準
- 6.3.7.2.3 可編程數(shù)字高通濾波器
- 6.3.7.2.4 可編程數(shù)字雙二階濾波器
- 6.3.7.2.5
可配置數(shù)字內(nèi)插濾波器
- 6.3.7.2.5.1
線性相位濾波器
- 6.3.7.2.5.1.1 采樣速率：8kHz 或 7.35kHz
- 6.3.7.2.5.1.2 采樣速率：16kHz 或 14.7kHz
- 6.3.7.2.5.1.3 采樣速率：24kHz 或 22.05kHz
- 6.3.7.2.5.1.4 采樣速率：32kHz 或 29.4kHz
- 6.3.7.2.5.1.5 采樣速率：48kHz 或 44.1kHz
- 6.3.7.2.5.1.6 采樣速率：96kHz 或 88.2kHz
- 6.3.7.2.5.1.7 采樣速率：192kHz 或 176.4kHz
- 6.3.7.2.5.1.8 采樣速率：384kHz 或 352.8kHz
- 6.3.7.2.5.1.9 采樣速率：768kHz 或 705.6kHz
- 6.3.7.2.5.2 低延遲濾波器
- 6.3.7.2.5.3 超低延遲濾波器
- 6.3.7.2.5.1
線性相位濾波器
- 6.3.7.2.6 可編程數(shù)字混頻器
- 6.3.7.1
ADC 信號鏈
- 6.3.8 中斷、狀態(tài)和數(shù)字 I/O 引腳多路復(fù)用
- 6.3.9 輸入直流故障診斷
- 6.3.10 Power Tune 模式
- 6.4 器件功能模式
- 6.5 編程
-
7 寄存器映射
- 7.1 器件配置寄存器
- 7.2
可編程系數(shù)寄存器
- 7.2.1 可編程系數(shù)寄存器：頁面 8
- 7.2.2 可編程系數(shù)寄存器：頁面 9
- 7.2.3 可編程系數(shù)寄存器：頁面 10
- 7.2.4 可編程系數(shù)寄存器：頁面 11
- 7.2.5 可編程系數(shù)寄存器：頁面 15
- 7.2.6 可編程系數(shù)寄存器：頁面 16
- 7.2.7 可編程系數(shù)寄存器：頁面 17
- 7.2.8 可編程系數(shù)寄存器：頁面 18
- 7.2.9 可編程系數(shù)寄存器：頁面 19
- 7.2.10 可編程系數(shù)寄存器：頁面 25
- 7.2.11 可編程系數(shù)寄存器：頁面 26
- 7.2.12 可編程系數(shù)寄存器：頁面 27
- 7.2.13 可編程系數(shù)寄存器：頁面 28
- 8 應(yīng)用和實施
- 9 器件和文檔支持
- 10修訂歷史記錄
- 11機械、封裝和可訂購信息
封裝選項
機械數(shù)據(jù) (封裝 | 引腳)
- RTV|32
散熱焊盤機械數(shù)據(jù) (封裝 | 引腳)
- RTV|32
訂購信息
8.3 電源相關(guān)建議
IOVDD、BSTVDD 和 AVDD 電源軌之間的電源序列可以按任何順序應(yīng)用。然而，在所有電源穩(wěn)定后，只能啟動 I2C 或 SPI 事務(wù)來初始化器件。
對于電源上電要求，t1、t2 和 t3 必須至少為 2ms 才能讓器件初始化內(nèi)部寄存器。有關(guān)器件電源穩(wěn)定至建議的工作電壓電平后，該器件如何在各種模式下運行的詳細信息，請參閱節(jié) 6.4。對于電源斷電要求，t4、t5 和 t6 必須至少為 10ms。該時序（如圖 8-8 所示）讓器件可以慢慢降低錄音數(shù)據(jù)的音量，關(guān)閉模擬和數(shù)字塊，以及將器件置于關(guān)斷模式。還可以通過降低電源電壓來立即將器件置于關(guān)斷模式，但這樣會導(dǎo)致突然關(guān)斷。
圖 8-8 電源時序要求時序圖
確保電源斜坡速率低于 0.1V/μs，并且斷電和上電事件之間的等待時間至少為 100ms。對于低于 0.1V/ms 的電源斜坡速率，主機器件必須在進行任何器件配置之前將軟件復(fù)位作為第一個事務(wù)應(yīng)用。確保所有數(shù)字輸入引腳均處于有效的輸入電平，并且在電源時序控制期間不會進行切換。
TAC5312-Q1 通過集成片上數(shù)字穩(wěn)壓器 DREG 和模擬穩(wěn)壓器 AREG，支持單 AVDD 電源運行。確保為 IOVDD 1.8V 和 1.2V 運行正確設(shè)置 IOVDD_IO_MODE (P0_R2_D[1]) 寄存器，如節(jié) 8.3.1所述。