ZHCSPN5A January 2024 – March 2025 TAC5312-Q1
PRODUCTION DATA
- 1
- 1 特性
- 2 應用
- 3 說明
- 4 引腳配置和功能
- 5 規格
-
6 詳細說明
- 6.1 概述
- 6.2 功能方框圖
- 6.3
特性說明
- 6.3.1 串行接口
- 6.3.2 鎖相環 (PLL) 和時鐘生成
- 6.3.3 輸入通道配置
- 6.3.4 基準電壓
- 6.3.5 麥克風偏置
- 6.3.6 數字 PDM 麥克風錄音通道
- 6.3.7
信號鏈處理
- 6.3.7.1
ADC 信號鏈
- 6.3.7.1.1 6 至 4 輸入選擇多路復用器 (6:4 MUX)
- 6.3.7.1.2 可編程通道增益和數字音量控制
- 6.3.7.1.3 可編程通道增益校準
- 6.3.7.1.4 可編程通道相位校準
- 6.3.7.1.5 可編程數字高通濾波器
- 6.3.7.1.6 可編程數字雙二階濾波器
- 6.3.7.1.7 可編程通道加法器和數字混頻器
- 6.3.7.1.8
可配置數字抽取濾波器
- 6.3.7.1.8.1
線性相位濾波器
- 6.3.7.1.8.1.1 采樣速率：8kHz 或 7.35kHz
- 6.3.7.1.8.1.2 采樣速率：16kHz 或 14.7kHz
- 6.3.7.1.8.1.3 采樣速率：24kHz 或 22.05kHz
- 6.3.7.1.8.1.4 采樣速率：32kHz 或 29.4kHz
- 6.3.7.1.8.1.5 采樣速率：48kHz 或 44.1kHz
- 6.3.7.1.8.1.6 采樣速率：96kHz 或 88.2kHz
- 6.3.7.1.8.1.7 采樣速率：192kHz 或 176.4kHz
- 6.3.7.1.8.1.8 采樣速率：384kHz 或 352.8kHz
- 6.3.7.1.8.1.9 采樣速率：768kHz 或 705.6kHz
- 6.3.7.1.8.2 低延遲濾波器
- 6.3.7.1.8.3 超低延遲濾波器
- 6.3.7.1.8.1
線性相位濾波器
- 6.3.7.1.9 自動增益控制器 (AGC)
- 6.3.7.1.10 語音活動檢測 (VAD)
- 6.3.7.1.11 超聲波活動檢測 (UAD)
- 6.3.7.2
DAC 信號鏈
- 6.3.7.2.1 可編程通道增益和數字音量控制
- 6.3.7.2.2 可編程通道增益校準
- 6.3.7.2.3 可編程數字高通濾波器
- 6.3.7.2.4 可編程數字雙二階濾波器
- 6.3.7.2.5
可配置數字內插濾波器
- 6.3.7.2.5.1
線性相位濾波器
- 6.3.7.2.5.1.1 采樣速率：8kHz 或 7.35kHz
- 6.3.7.2.5.1.2 采樣速率：16kHz 或 14.7kHz
- 6.3.7.2.5.1.3 采樣速率：24kHz 或 22.05kHz
- 6.3.7.2.5.1.4 采樣速率：32kHz 或 29.4kHz
- 6.3.7.2.5.1.5 采樣速率：48kHz 或 44.1kHz
- 6.3.7.2.5.1.6 采樣速率：96kHz 或 88.2kHz
- 6.3.7.2.5.1.7 采樣速率：192kHz 或 176.4kHz
- 6.3.7.2.5.1.8 采樣速率：384kHz 或 352.8kHz
- 6.3.7.2.5.1.9 采樣速率：768kHz 或 705.6kHz
- 6.3.7.2.5.2 低延遲濾波器
- 6.3.7.2.5.3 超低延遲濾波器
- 6.3.7.2.5.1
線性相位濾波器
- 6.3.7.2.6 可編程數字混頻器
- 6.3.7.1
ADC 信號鏈
- 6.3.8 中斷、狀態和數字 I/O 引腳多路復用
- 6.3.9 輸入直流故障診斷
- 6.3.10 Power Tune 模式
- 6.4 器件功能模式
- 6.5 編程
- 7 寄存器映射
- 8 應用和實施
- 9 器件和文檔支持
- 10修訂歷史記錄
- 11機械、封裝和可訂購信息
6.3.1.2.1 時分多路復用 (TDM) 音頻接口
在 TDM 模式（也稱為 DSP 模式）下，FSYNC 的上升沿會首先從時隙 0 數據開始數據傳輸。緊接著時隙 0 數據傳輸，會按順序傳輸剩余的時隙數據。FSYNC 和每個數據位（TX_OFFSET 等于 0 時，時隙 0 的 MSB 除外）會在 BCLK 的上升沿傳輸。圖 6-2 至圖 6-5 展示了各種配置下 TDM 運行用于發送 DOUT 線路的協議時序。相同的協議也適用于接收 DIN 線路。
圖 6-2 TDM 模式標準協議時序 (PASI_TX_OFFSET = 0)
圖 6-3 TDM 模式協議時序 (PASI_TX_OFFSET = 2)
圖 6-4 TDM 模式協議時序（無空閑 BCLK 周期，PASI_TX_OFFSET = 2）
圖 6-5 TDM 模式協議時序（PASI_TX_OFFSET = 0 且 PASI_BCLK_POL = 1）為了使音頻總線在 TDM 模式下正常運行，每幀的位時鐘數必須大于或等于活動輸出通道數乘以輸出通道數據的編程字長。該器件支持 FSYNC 作為具有 1 周期寬位時鐘的脈沖，同時也支持倍數。對于更高 BCLK 頻率的運行，建議使用 PASI_TX_OFFSET 值大于 0 的 TDM 模式。