ZHCSPN6A January 2024 – December 2024 TAC5311-Q1
PRODUCTION DATA
IOVDD、BSTVDD 和 AVDD 電源軌之間的電源序列可以按任何順序應(yīng)用。然而,在所有電源穩(wěn)定后,只能啟動 I2C 或 SPI 事務(wù)來初始化器件。
對于電源上電要求,t1、t2 和 t3 必須至少為 2ms 才能讓器件初始化內(nèi)部寄存器。有關(guān)器件電源穩(wěn)定至建議的工作電壓電平后,該器件如何在各種模式下運行的詳細(xì)信息,請參閱節(jié) 6.4。對于電源斷電要求,t4、t5 和 t6 必須至少為 10ms。該時序(如圖 8-8 所示)讓器件可以慢慢降低錄音數(shù)據(jù)的音量,關(guān)閉模擬和數(shù)字塊,以及將器件置于關(guān)斷模式。還可以通過降低電源電壓來立即將器件置于關(guān)斷模式,但這樣會導(dǎo)致突然關(guān)斷。
確保電源斜坡速率低于 0.1V/μs,并且斷電和上電事件之間的等待時間至少為 100ms。對于低于 0.1V/ms 的電源斜坡速率,主機器件必須在進行任何器件配置之前將軟件復(fù)位作為第一個事務(wù)應(yīng)用。確保所有數(shù)字輸入引腳均處于有效的輸入電平,并且在電源時序控制期間不會進行切換。
TAC5311-Q1 通過集成片上數(shù)字穩(wěn)壓器 DREG 和模擬穩(wěn)壓器 AREG,支持單 AVDD 電源運行。確保為 IOVDD 1.8V 和 1.2V 運行正確設(shè)置 IOVDD_IO_MODE (P0_R2_D[1]) 寄存器,如節(jié) 8.3.1所述。