ZHCSUU5A January 2024 – March 2025 TAC5112-Q1
PRODUCTION DATA
- 1
- 1 特性
- 2 應用
- 3 說明
- 4 引腳配置和功能
- 5 規格
-
6 詳細說明
- 6.1 概述
- 6.2 功能方框圖
- 6.3
特性說明
- 6.3.1 串行接口
- 6.3.2 鎖相環 (PLL) 和時鐘生成
- 6.3.3 輸入通道配置
- 6.3.4 輸出通道配置
- 6.3.5 基準電壓
- 6.3.6 可編程麥克風偏置
- 6.3.7 數字 PDM 麥克風錄音通道
- 6.3.8 增量 ADC (IADC) 模式
- 6.3.9
信號鏈處理
- 6.3.9.1
ADC 信號鏈
- 6.3.9.1.1 6 至 4 輸入選擇多路復用器 (6:4 MUX)
- 6.3.9.1.2 可編程通道增益和數字音量控制
- 6.3.9.1.3 可編程通道增益校準
- 6.3.9.1.4 可編程通道相位校準
- 6.3.9.1.5 可編程數字高通濾波器
- 6.3.9.1.6 可編程數字雙二階濾波器
- 6.3.9.1.7 可編程通道加法器和數字混頻器
- 6.3.9.1.8 可配置數字抽取濾波器
- 6.3.9.1.9 自動增益控制器 (AGC)
- 6.3.9.1.10 語音活動檢測 (VAD)
- 6.3.9.1.11 超聲波活動檢測 (UAD)
- 6.3.9.2
DAC 信號鏈
- 6.3.9.2.1 可編程通道增益和數字音量控制
- 6.3.9.2.2 可編程通道增益校準
- 6.3.9.2.3 可編程數字高通濾波器
- 6.3.9.2.4 可編程數字雙二階濾波器
- 6.3.9.2.5 可編程數字混頻器
- 6.3.9.2.6
可配置數字內插濾波器
- 6.3.9.2.6.1
線性相位濾波器
- 6.3.9.2.6.1.1 采樣速率：8kHz 或 7.35kHz
- 6.3.9.2.6.1.2 采樣速率：16kHz 或 14.7kHz
- 6.3.9.2.6.1.3 采樣速率：24kHz 或 22.05kHz
- 6.3.9.2.6.1.4 采樣速率：32kHz 或 29.4kHz
- 6.3.9.2.6.1.5 采樣速率：48kHz 或 44.1kHz
- 6.3.9.2.6.1.6 采樣速率：96kHz 或 88.2kHz
- 6.3.9.2.6.1.7 采樣速率：192kHz 或 176.4kHz
- 6.3.9.2.6.1.8 采樣速率：384kHz 或 352.8kHz
- 6.3.9.2.6.1.9 采樣速率：768kHz 或 705.6kHz
- 6.3.9.2.6.2 低延遲濾波器
- 6.3.9.2.6.3 超低延遲濾波器
- 6.3.9.2.6.1
線性相位濾波器
- 6.3.9.1
ADC 信號鏈
- 6.3.10 中斷、狀態和數字 I/O 引腳多路復用
- 6.3.11 Power Tune 模式
- 6.4 器件功能模式
- 6.5 編程
- 7 寄存器映射
- 8 應用和實施
- 9 器件和文檔支持
- 10修訂歷史記錄
- 11機械、封裝和可訂購信息
6.5.1.2 SPI 控制接口
通用 SPI 協議支持在主機處理器（控制器）與外圍器件之間進行全雙工、同步、串行通信。SPI 控制器（本例中為主機處理器）生成同步時鐘（驅動至 SCLK），并通過將外設選擇引腳 CSZ 從高電平轉換為低電平來啟動傳輸。SPI 外設器件（如 TAC5112-Q1）依賴控制器器件來啟動和同步傳輸。傳輸由 SPI 控制器啟動開始。來自 SPI 控制器的字節在控制器串行時鐘（驅動至 SCLK）的控制下，開始移入外設 PICO 引腳。當該字節移入 PICO 引腳時，會有一個字節從 POCI 引腳移出到控制器移位寄存器。
請參閱表 6-73有關配置器件以進行 SPI 控制的信息。表 6-73介紹了 SPI 控制模式的引腳分配。
| 引腳編號 | 引腳名稱 | SPI 模式下的引腳功能 | 說明 |
|---|---|---|---|
| 7 | SCL | SCLK | SPI 串行位時鐘 |
| 8 | SDA | PICO | SPI 外設輸入引腳 |
| 11 | GP01 | POCI | SPI 外設輸出引腳 |
| 12 | GPI1 | CSZ | SPI 芯片選擇引腳 |
TAC5112-Q1 支持標準 SPI 控制協議，其時鐘極性設置為 0（典型微處理器 SPI 控制位 CPOL = 0），時鐘相位設置為 1（典型微處理器 SPI 控制位 CPHA = 1）。CSZ 引腳可在兩次傳輸之間保持低電平；但是該器件只會將 CSZ 下降沿之后傳輸的前八位當作命令字節，接下來的八位僅在寫入寄存器時當作數據字節。該器件完全由寄存器控制。從這些寄存器讀取數據和向其寫入數據之前，先向 PICO 引腳發送一個 8 位命令。表 6-74 展示了該命令結構。前七位指定寫入或讀取的寄存器地址，范圍為 0 至 127（十進制）。命令字以 R/W 位結尾，該位指定串行總線上的數據流方向。
在寄存器寫入的情況下，將 R/W 位設置為 0。第二個數據字節發送到 PICO 引腳，并包含要寫入寄存器的數據。寄存器讀取以類似方式完成。8 位命令字發送 7 位寄存器地址，后跟 R/W 位等于 1，表示正在進行寄存器讀取。然后，在該幀接下來的八個 SCLK 時鐘期間，8 位寄存器數據在時鐘沿從該器件上的 POCI 引腳輸出。在 CSZ 引腳被拉高之前，該器件支持針對多字節數據寫入/讀取傳輸的順序 SPI 尋址。多字節數據寫入或讀取傳輸分別與單字節數據寫入或讀取傳輸完全相同，直到所有數據字節傳輸完成。主機器件必須在所有數據字節傳輸期間將 CSZ 引腳保持為低電平。圖 6-114 展示了單字節寫入傳輸，而圖 6-115 展示了單字節讀取傳輸。
| 位 7 | 位 6 | 位 5 | 位 4 | 位 3 | 位 2 | 位 1 | 位 0 |
|---|---|---|---|---|---|---|---|
| ADDR(6) | ADDR(5) | ADDR(4) | ADDR(3) | ADDR(2) | ADDR(1) | ADDR(0) | R/WZ |
圖 6-114 SPI 單字節寫入傳輸
圖 6-115 SPI 單字節讀取傳輸