ZHCSSA0 june 2023 SN75LVPE3410
PRODUCTION DATA
8.2.1.2 詳細(xì)設(shè)計過程
在 PCIe 第 3.0 代應(yīng)用中，該規(guī)范要求進(jìn)行 Rx-Tx 鏈路訓(xùn)練，以分別建立和優(yōu)化 8Gbps 的信號調(diào)節(jié)設(shè)置。在鏈路訓(xùn)練中，Rx 伙伴向 Tx 伙伴請求一系列 FIR – 預(yù)沖和去加重系數(shù)（10 個預(yù)設(shè)）。Rx 伙伴包括 7 級（6dB 至 12dB）CTLE，后跟單抽頭 DFE。鏈路訓(xùn)練將通過根復(fù)合體和端點之間的均衡鏈路對信號進(jìn)行預(yù)調(diào)節(jié)。
請注意，PCIe 第 1.0 代 (2.5Gbps) 或 PCIe 第 2.0 代 (5.0Gbps) 應(yīng)用中沒有鏈路訓(xùn)練。SN75LVPE3410 位于 Tx 和 Rx 之間。它通過均衡功能增強衰減信號來幫助延長 PCB 布線可達(dá)距離，從而使用戶能夠更輕松地通過下游 Rx 恢復(fù)信號。
為了在第 3.0 代鏈路中運行，SN75LVPE3410 發(fā)送輸出設(shè)計為將 Tx 預(yù)設(shè)信號傳遞到 PCIe 第 3.0 代鏈路的 Rx 上，以便訓(xùn)練和優(yōu)化均衡設(shè)置。SN75LVPE3410 的建議設(shè)置為 VOD = 0dB 且直流增益 = 0dB。應(yīng)根據(jù)通道損耗調(diào)整 EQ 設(shè)置，以優(yōu)化 Rx 伙伴中的眼圖張開度。表 7-1 中提供了可用的 EQ 增益設(shè)置。
Rx 中的 Tx 均衡預(yù)設(shè)或 CTLE 和 DFE 系數(shù)也可進(jìn)行調(diào)節(jié)，以進(jìn)一步改善眼圖張開度。
圖 8-3 展示了 SN75LVPE3410 典型連接原理圖的示例。
圖 8-3 SN75LVPE3410 典型連接原理圖