ZHCSLV8B September 2020 – March 2023 SN74LXC8T245-Q1
PRODUCTION DATA
封裝選項
機械數據 (封裝 | 引腳)
散熱焊盤機械數據 (封裝 | 引腳)
訂購信息
7.1 負載電路和電壓波形
除非另有說明，否則所有輸入脈沖由具有以下特性的發生器提供：
- f = 1MHz
- ZO = 50Ω
- Δt/ΔV ≤ 1ns/V
- CL 包括探頭和夾具電容。
表 7-1 負載電路條件
| 參數 | VCCO | RL | CL | S1 | VTP | |
|---|---|---|---|---|---|---|
| tpd | 傳播（延遲）時間 | 1.1 V 至 5.5V | 2kΩ | 15pF | 開路 | 不適用 |
| ten、tdis | 啟用時間、禁用時間 | 1.1 V 至 1.6 V | 2kΩ | 15pF | 2 x VCCO | 0.1V |
| 1.65 V 至 2.7 V | 2kΩ | 15pF | 2 x VCCO | 0.15V | ||
| 3.0V 至 5.5V | 2kΩ | 15pF | 2 x VCCO | 0.3V | ||
| ten、tdis | 啟用時間、禁用時間 | 1.1 V 至 1.6 V | 2kΩ | 15pF | GND | 0.1V |
| 1.65 V 至 2.7 V | 2kΩ | 15pF | GND | 0.15V | ||
| 3.0V 至 5.5V | 2kΩ | 15pF | GND | 0.3V | ||
- VCCI 是與輸入端口相關的電源引腳。
- VOH 和 VOL 是在指定 RL、CL 和 S1 下出現的典型輸出電壓電平
- VCCI 是與輸入端口相關的電源引腳。
- VOH 和 VOL 是在指定 RL、CL 和 S1 下出現的典型輸出電壓電平
- 輸入被驅動至有效邏輯低電平條件下的輸出波形。
- 輸入被驅動至有效邏輯高電平條件下的輸出波形。
- VCCO 是與輸出端口相關的電源引腳。
- VOH 和 VOL 是在指定 RL、CL 和 S1 下出現的典型輸出電壓電平。