ZHCSVD3E December 2003 – March 2024 SN65MLVD200A , SN65MLVD202A , SN65MLVD204A , SN65MLVD205A
PRODUCTION DATA
旁路電容器在配電電路中發揮著關鍵作用。在低頻情況下,電源在其端子之間提供阻抗非常低的路徑。但是,當更高頻率的電流通過電源布線傳播時,源極通常無法保持低阻抗的接地路徑。旁路電容器用于克服這一缺點。通常,板級大旁路電容器(10μF 至 1000μF)可以很好地達到 kHz 范圍。由于大電容器的引線大小和長度,它們在開關頻率下往往具有較大的電感值。要解決這個問題,必須將較小的電容器(nF 至 μF 范圍內)安裝在本地集成電路旁邊。
多層陶瓷芯片或表面貼裝電容器(尺寸 0603 或 0805)可更大限度減少高速環境中旁路電容器的引線電感,因為它們的引線電感約為 1nH。為便于比較,帶引線的典型電容器的引線電感約為 5nH。
根據 Howard Johnson 和 Martin Graham (1993) 所著的 High Speed Digital Design – A Handbook of Black Magic,在本地與 M-LVDS 芯片搭配使用的旁路電容值可由方程式 1 和方程式 2 確定。4ns 的保守上升時間和 100mA 在最壞情況下的電源電流變化涵蓋了德州儀器 (TI) 提供的 M-LVDS 器件的整個范圍。在此示例中,可容忍的最大電源噪聲為 100mV;但是,該數字因設計中可用的噪聲預算而異。


圖 9-2 展示了一種可降低引線電感并涵蓋板級電容器 (> 10μF) 與上述電容值 (0.004μF) 之間的中間頻率的配置。將最小電容值放置在盡可能靠近芯片的位置。
圖 9-2 建議的 M-LVDS 旁路電容器布局