ZHCSVD3E December 2003 – March 2024 SN65MLVD200A , SN65MLVD202A , SN65MLVD204A , SN65MLVD205A
PRODUCTION DATA
7 參數測量信息
圖 7-1 驅動器電壓和電流定義
A. 所有電阻器的容差均為 1%。
圖 7-2 差分輸出電壓測試電路
A. 所有輸入脈沖均由具有以下特性的發生器提供：tr 或 tf ≤ 1ns，脈沖頻率 = 1MHz，占空比 = 50 ± 5%。
B. C1、C2 和 C3 包括距離 D.U.T. 2cm 范圍內的儀表和設備電容，容差為 ±20%。
C. R1 和 R2 是金屬膜，表面貼裝，容差為 ±1%，位于距離 D.U.T. 的 2cm 范圍內。
D. VOS(PP) 測量是在測試設備上使用 –3dB 帶寬以至少 1GHz 的頻率執行的。
圖 7-3 驅動器共模輸出電壓的測試電路和定義
圖 7-4 驅動器短路測試電路
A. 所有輸入脈沖均由具有以下特性的發生器提供：tr 或 tf≤ 1ns，頻率 = 1MHz，占空比 = 50 ±5%。
B. C1、C2 和 C3 包括距離 D.U.T. 2cm 范圍內的儀表和設備電容，容差為 ±20%。
C. R1 是金屬膜，表面貼裝，容差為 ±1%，位于距離 D.U.T. 的 2cm 范圍內。
D. 測量是在測試設備上使用 –3dB 帶寬以至少 1GHz 的頻率執行的。
圖 7-5 差分輸出信號的驅動器測試電路、時序和電壓定義
A. 所有輸入脈沖均由具有以下特性的發生器提供：tr 或 tf≤ 1ns，頻率 = 1MHz，占空比 = 50 ±5%。
B. C1、C2、C3 和 C4 包括距離 D.U.T. 2cm 范圍內的儀表和設備電容，容差為 ±20%。
C. R1 和 R2 是金屬膜，表面貼裝，容差為 ±1%，位于距離 D.U.T. 的 2cm 范圍內。
D. 測量是在測試設備上使用 –3dB 帶寬以至少 1GHz 的頻率執行的。
圖 7-6 驅動器啟用和禁用時間電路和定義
圖 7-7 最大穩定狀態輸出電壓
A. 所有輸入脈沖均由 Agilent 81250 激勵系統提供。
B. 測量在運行 TDSJIT3 應用軟件的 TEK TDS6604 上執行
C. 使用 50MHz 50 ±1% 占空比時鐘輸入測量周期抖動。
D. 峰峰值抖動使用 100Mbps 215–1 PRBS 輸入進行測量。
圖 7-8 驅動器抖動測量波形
圖 7-9 接收器電壓和電流定義表 7-1 1 類接收器輸入閾值測試電壓
| 施加的電壓 | 產生的差分 輸入電壓 |
產生的共模 輸入電壓 |
接收器 (1)輸出 |
|
|---|---|---|---|---|
| VIA | VIB | VID | VIC | |
| 2.400 | 0.000 | 2.400 | 1.200 | H |
| 0.000 | 2.400 | -2.400 | 1.200 | L |
| 3.425 | 3.335 | 0.050 | 3.4 | H |
| 3.375 | 3.425 | -0.050 | 3.4 | L |
| -0.975 | -1.025 | 0.050 | -1 | H |
| -1.025 | -0.975 | -0.050 | -1 | L |
(1) H = 高電平，L = 低電平，輸出狀態假設接收器已啟用 (RE = L)
表 7-2 2 類接收器輸入閾值測試電壓
| 施加的電壓 | 產生的差分 輸入電壓 |
產生的共模 輸入電壓 |
接收器 輸出(1) |
|
|---|---|---|---|---|
| VIA | VIB | VID | VIC | |
| 2.400 | 0.000 | 2.400 | 1.200 | H |
| 0.000 | 2.400 | -2.400 | 1.200 | L |
| 3.475 | 3.325 | 0.150 | 3.4 | H |
| 3.425 | 3.375 | 0.050 | 3.4 | L |
| -0.925 | -1.075 | 0.150 | -1 | H |
| -0.975 | -1.025 | 0.050 | -1 | L |
(1) H = 高電平，L = 低電平，輸出狀態假設接收器已啟用 (RE = L)
A. 所有輸入脈沖均由具有以下特性的發生器提供：tr 或 tf≤ 1ns，頻率 = 1MHz，占空比 = 50 ± 5%。CL 是容差為 20% 的低損耗陶瓷表面貼裝電容器和 D.U.T. 2cm 范圍內設備電容的組合。
B. 測量是在測試設備上使用 –3dB 帶寬以至少 1GHz 的頻率執行的。
圖 7-10 接收器時序測試電路和波形
A. 所有輸入脈沖均由具有以下特性的發生器提供：tr 或 tf≤ 1ns，頻率 = 1MHz，占空比 = 50 ± 5%。
B. RL 容差為 1%，金屬膜，表面貼裝，位于距離 D.U.T. 的 2cm 范圍內。
C. CL 是距離 DUT 2cm 范圍內的儀表和設備電容，容差為 ±20%。
圖 7-11 接收器啟用和禁用時間測試電路和波形
A. 所有輸入脈沖均由 Agilent 8304A 激勵系統提供。
B. 測量在運行 TDSJIT3 應用軟件的 TEK TDS6604 上執行
C. 使用 50MHz 50 ±1% 占空比時鐘輸入測量周期抖動。
D. 峰峰值抖動使用 100Mbps 215–1 PRBS 輸入進行測量。
圖 7-12 接收器抖動測量波形