ZHCSFS0A December 2016 – June 2018 SN65DSI83-Q1
PRODUCTION DATA.
- 1 特性
- 2 應用
- 3 說明
- 4 修訂歷史記錄
- 5 Pin Configuration and Functions
- 6 Specifications
- 7 Parameter Measurement Information
-
8 Detailed Description
- 8.1 Overview
- 8.2 Functional Block Diagram
- 8.3 Feature Description
- 8.4 Programming
- 8.5
Register Maps
- 8.5.1
Control and Status Registers Overview
- 8.5.1.1 CSR Bit Field Definitions – ID Registers
- 8.5.1.2 CSR Bit Field Definitions – Reset and Clock Registers
- 8.5.1.3 CSR Bit Field Definitions – DSI Registers
- 8.5.1.4 CSR Bit Field Definitions – LVDS Registers
- 8.5.1.5
CSR Bit Field Definitions – Video Registers
- 8.5.1.5.1 Register 0x20
- 8.5.1.5.2 Register 0x21
- 8.5.1.5.3 Register 0x24
- 8.5.1.5.4 Register 0x25
- 8.5.1.5.5 Register 0x28
- 8.5.1.5.6 Register 0x29
- 8.5.1.5.7 Register 0x2C
- 8.5.1.5.8 Register 0x2D
- 8.5.1.5.9 Register 0x30
- 8.5.1.5.10 Register 0x31
- 8.5.1.5.11 Register 0x34
- 8.5.1.5.12 Register 0x36
- 8.5.1.5.13 Register 0x38
- 8.5.1.5.14 Register 0x3A
- 8.5.1.5.15 Register 0x3C
- 8.5.1.6 CSR Bit Field Definitions – IRQ Registers
- 8.5.1
Control and Status Registers Overview
- 9 Application and Implementation
- 10Power Supply Recommendations
- 11Layout
- 12器件和文檔支持
- 13機械、封裝和可訂購信息
3 說明
SN65DSI83-Q1 DSI 轉 LVDS 橋接器 具有 一個單通道 MIPI D-PHY 接收器前端
配置，此配置中在每個通道上具有 4 條信道，每條信道的運行速率為 1Gbps，最大輸入帶寬為 4Gbps。該橋接器可解碼 MIPI DSI 18bpp RGB666 和 24bpp RGB888 視頻流，并將格式化視頻數據流轉換為 LVDS 輸出（像素時鐘范圍為 25MHz 至 154MHz），從而提供單鏈路 LVDS（每個鏈路具有 4 個數據信道）。
SN65DSI83-Q1 器件可支持高達 WUXGA 1920 × 1200（每秒 60 幀，24bpp，采用簡化消隱）的分辨率。SN65DSI83-Q1 器件還適用于 使用 60fps 1366 × 768/1280 × 800（18bpp 和 24bpp）的應用。該器件實現了部分線路緩沖以適應 DSI 與 LVDS 接口間的數據流不匹配的情況。
SN65DSI83-Q1 器件采用小外形 10mm × 10mm HTQFP
（0.5mm 間距）封裝，工作溫度范圍為 –40ºC 至 +105ºC。
器件信息(1)
| 器件編號 | 封裝 | 封裝尺寸（標稱值） |
|---|---|---|
| SN65DSI83-Q1 | HTQFP (64) | 10.00mm x 10.00mm |
- 如需了解所有可用封裝，請參閱產品說明書末尾的可訂購產品附錄。
SN65DSI83-Q1 原理圖
