ZHCSUQ6W January 1993 – December 2024 SN54LVC74A , SN74LVC74A
PRODUCTION DATA
請(qǐng)參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
預(yù)設(shè) (PRE) 或清零 (CLR) 輸入端的低電平會(huì)設(shè)置或復(fù)位輸出，不受其他輸入端的電平的影響。當(dāng) PRE 和 CLR 處于非活動(dòng)狀態(tài)（高電平）時(shí)，數(shù)據(jù) (D) 輸入處滿足設(shè)置時(shí)間要求的數(shù)據(jù)將傳輸?shù)綍r(shí)鐘脈沖正向緣上的輸出處。時(shí)鐘觸發(fā)出現(xiàn)在一個(gè)特定電壓電平上，并且不與時(shí)鐘脈沖的上升時(shí)間直接相關(guān)。經(jīng)過(guò)保持時(shí)間間隔后，可以更改 D 輸入端的數(shù)據(jù)而不影響輸出端的電平。