ZHCSUQ6W January 1993 – December 2024 SN54LVC74A , SN74LVC74A
PRODUCTION DATA
封裝選項
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
機械數(shù)據(jù) (封裝 | 引腳)
- J|14
- FK|20
- W|14
散熱焊盤機械數(shù)據(jù) (封裝 | 引腳)
訂購信息
4 引腳配置和功能
圖 4-1 D、DB、J、PW、NS 或 W 封裝14 引腳 SOIC、SSOP、CDIP、TSSOP、SO 或 CFP（頂視圖）
圖 4-3 FK 封裝20 引腳 LCCC（頂視圖）
圖 4-2 BQA 或 RGY 封裝14 引腳 WQFN 或 VQFN，帶外露散熱焊盤（頂視圖）表 4-1 引腳功能
| 引腳 | I/O | 說明 | ||
|---|---|---|---|---|
| 名稱 | CDIP、CFP、PDIP、SO、SOIC、SSOP、TSSOP、VQFN | LCCC | ||
| 1CLK | 3 | 4 | I | 通道 1 時鐘輸入 |
| 1 CLR | 1 | 2 | I | 通道 1 清零輸入。拉低可將 Q 輸出設置為低電平。 |
| 1D | 2 | 3 | I | 通道 1 數(shù)據(jù)輸入 |
| 1 PRE | 4 | 6 | I | 通道 1 預設輸入。拉低可將 Q 輸出設置為高電平。 |
| 1Q | 5 | 8 | O | 通道 1 輸出 |
| 1 Q | 6 | 9 | O | 通道 1 反相輸出 |
| 2CLK | 11 | 16 | I | 通道 2 時鐘輸入 |
| 2 CLR | 13 | 19 | I | 通道 2 清零輸入。拉低可將 Q 輸出設置為低電平。 |
| 2D | 12 | 18 | I | 通道 2 數(shù)據(jù)輸入 |
| 2 PRE | 10 | 14 | I | 通道 2 預設輸入。拉低可將 Q 輸出設置為高電平。 |
| 2Q | 9 | 13 | O | 通道 2 輸出 |
| 2 Q | 8 | 12 | O | 通道 2 反相輸出 |
| GND | 7 | 10 | — | 地 |
| NC | — | 1、5、7、11、15、17 | — | 無連接 |
| VCC | 14 | 20 | — | 電源 |