ZHCSFA5 July 2016 SM320C6457-HIREL
PRODUCTION DATA.
- 1器件概述
- 2修訂歷史記錄
- 3Terminal Configuration and Functions
-
4Specifications
- 4.1 Absolute Maximum Ratings
- 4.2 ESD Ratings
- 4.3 Recommended Operating Conditions
- 4.4 Electrical Characteristics
- 4.5 Thermal Resistance Characteristics
- 4.6 Timing and Switching Characteristics
- 4.7
Peripherals
- 4.7.1 Enhanced Direct Memory Access (EDMA3) Controller
- 4.7.2 Interrupts
- 4.7.3 Reset Controller
- 4.7.4
PLL1 and PLL1 Controller
- 4.7.4.1 PLL1 Controller Device-Specific Information
- 4.7.4.2 PLL1 Controller Memory Map
- 4.7.4.3
PLL1 Controller Registers
- 4.7.4.3.1 PLL1 Control Register
- 4.7.4.3.2 PLL Multiplier Control Register
- 4.7.4.3.3 PLL Post-Divider Control Register
- 4.7.4.3.4 PLL Controller Divider 3 Register
- 4.7.4.3.5 PLL Controller Divider 6 Register
- 4.7.4.3.6 PLL Controller Divider 7 Register
- 4.7.4.3.7 PLL Controller Divider 8 Register
- 4.7.4.3.8 PLL Controller Command Register
- 4.7.4.3.9 PLL Controller Status Register
- 4.7.4.3.10 PLL Controller Clock Align Control Register
- 4.7.4.3.11 PLLDIV Ratio Change Status Register
- 4.7.4.3.12 SYSCLK Status Register
- 4.7.4.4 PLL1 Controller Input and Output Electrical Data/Timing
- 4.7.5 PLL2
- 4.7.6 DDR2 Memory Controller
- 4.7.7 External Memory Interface A (EMIFA)
- 4.7.8 I2C Peripheral
- 4.7.9 Host-Port Interface (HPI) Peripheral
- 4.7.10 Multichannel Buffered Serial Port (McBSP)
- 4.7.11 Ethernet MAC (EMAC)
- 4.7.12 Management Data Input/Output (MDIO)
- 4.7.13 Timers
- 4.7.14 Enhanced Viterbi-Decoder Coprocessor (VCP2)
- 4.7.15 Enhanced Turbo Decoder Coprocessor (TCP2)
- 4.7.16 UTOPIA
- 4.7.17 Serial RapidIO (SRIO) Port
- 4.7.18 General-Purpose Input/Output (GPIO)
- 4.7.19 Emulation Features and Capability
- 5Detailed Description
- 6器件和文檔支持
- 7機械、封裝和可訂購信息
1 器件概述
1.1 特性
- 高性能定點數字信號處理器 (DSP) - SM320C6457-HIREL
- 1.18ns、1ns 和 0.83ns 指令周期時間
- 850MHz 和 1GHz 時鐘速率
- 8 個 32 位指令/周期
- 8000MIPS/MMACS 和 9600MIPS/MMACS（16 位）
- 擴展級外殼溫度
- -55ºC 至 100ºC (1GHz)
- TMS320C64x+™DSP 內核
- 專用 SPLOOP 指令
- 緊湊型指令（16 位）
- 指令集增強
- 異常處理
- TMS320C64x+ 超級模塊 L1/L2 存儲器架構：
- 256KB (32Kb) L1P 程序緩存 [直接映射]
- 256KB (32Kb) L1D 數據緩存 [2 路組相連]
- 16MB (2048Kb) L2 統一映射 Ram/緩存 [靈活分配]
- 最高可配置為 1MB 的 L2 緩存
- 512KB (64Kb) L3 ROM
- 時間戳計數器
- 增強型 VCP2
- 支持 694 個以上 7.95Kbps AMR 的語音通道
- 可編程代碼參數
- 2 個增強型 Turbo 解碼器協處理器（TCP2_A 和 TCP2_B）
- 每個 TCP2 支持多達 8 個 2Mbps 3GPP (6 次迭代）
- 可編程的 Turbo 代碼和解碼參數
- 尾數法：小尾數法，大尾數法
- 64 位外部存儲器接口 (EMIFA)
- 可與異步存儲器（SRAM、閃存和 EEPROM）以及同步存儲器（SBSRAM、ZBT SRAM）無縫連接
- 支持連接標準同步器件和定制邏輯（現場可編程門陣列 (FPGA)、復雜可編程邏輯器件 (CPLD)、專用集成電路 (ASIC) 等等）
- 32MB 總可尋址外部存儲空間
- 32 位 DDR2 存儲器控制器 (DDR2-667 SDRAM)
- 4 個 1× 串行 RapidIO® 鏈路（或 1 個 4×），兼容 v1.3
- 1.25Gbps、2.5Gbps、3.125Gbps 三種鏈路速率
- 消息傳遞，DirectIO 支持，錯誤管理擴展，擁塞控制
- 符合 IEEE 1149.6 標準的 I/O
- EDMA3 控制器（64 個獨立通道）
- 32 位/16 位主機端口接口 (HPI)
- 2 個 1.8V McBSP
- 10/100/1000 Mb/s 以太網 MAC (EMAC)
- 符合 IEEE 802.3 標準
- 支持 SGMII，兼容 v1.8
- 8 個獨立的發送 (TX) 通道和 8 個獨立的接收 (RX) 通道
- 2 個 64 位通用定時器
- 可配置為 4 個 32 位定時器
- 可配置為看門狗定時器模式
- UTOPIA
- UTOPIA 第 2 級從 ATM 控制器
- 8 位發送和接收操作，每個方向高達 50MHz
- 用戶定義的單元格式，高達 64 字節
- 1 個 1.8V 內部集成電路 (I2C) 總線
- 16 個通用 I/O (GPIO) 引腳
- 系統鎖相環 (PLL) 和 PLL 控制器
- DDR PLL，專用于 DDR2 存儲器控制器
- 支持高級事件觸發 (AET)
- 支持跟蹤功能的器件
- 支持 IP 安全保護功能
- IEEE-1149.1 和 IEEE-1149.6 (JTAG™) 邊界掃描兼容
- 688 引腳球柵陣列 (BGA) 封裝（GMH 后綴），0.8mm 焊球間距
- 0.065µm/7 層銅金屬工藝 (CMOS)
- 3.3V、1.8V、1.1V (I/O)；1.1V 和 1.2V（內部）
1.2 應用
- 遠端射頻單元
- 軟件定義的無線電
- 語音處理
- 生物識別
1.3 說明
TMS320C64x+™ DSP（包括 SM320C6457-HIREL 器件）是 TMS320C6000™DSP 平臺上的高性能定點 DSP 系列產品。SM320C6457-HIREL 器件基于德州儀器 (TI) 開發的第 3 代高性能、高級 VelociTI™超長指令字 (VLIW) 架構，這使得該系列 DSP 非常適合 包括 視頻和電信基礎設施、成像/醫療以及無線基礎設施 (WI) 在內的各類應用。C64x+ 器件向上代碼兼容屬于 C6000™ DSP 平臺的早期器件。
基于 65nm 的工藝技術以及憑借高達 96 億條指令每秒 (MIPS) [或 9600 16 位 MMAC 每周期] 的性能（1.2GHz 時鐘速率時），SM320C6457-HIREL 器件提供了一套應對高性能 DSP 編程挑戰的經濟高效型解決方案。SM320C6457-HIREL DSP 可以靈活地利用高速控制器以及陣列處理器的數值計算能力。
C64x+ DSP 內核采用 8 個功能單元、2 個寄存器文件以及 2 個數據路徑。與早期 C6000 器件一樣，其中 2 個功能單元為乘法器或 .M 單元。C64x 內核每個時鐘周期執行 4 次 16 位 × 16 位乘法累加，相比之下，C64x+ .M 單元的乘法吞吐量可增加一倍。因此，C64x+ 內核每個周期可以執行 8 次 16 位 × 16 位 MAC。采用 1.2GHz 時鐘速率時，這意味著每秒可以執行 9600次 16 位 MMAC。此外，C64x+ 內核上的每個乘法器每個時鐘周期可以計算 1 次 32 位 × 32 位 MAC 或 4 次 8 位 × 8 位 MAC。
SM320C6457-HIREL 器件含有串行 RapidIO®。該高帶寬外設可為板上包含多個 DSP 的 應用 （例如，視頻和電信基礎設施以及醫療/成像）顯著提升系統性能并降低系統成本。
SM320C6457-HIREL DSP 集成有大量的片上存儲器，構成一個第 2 級存儲器系統。SM320C6457-HIREL 器件上的 1 級 (L1) 程序存儲器和數據存儲器的大小均為 32KB。該存儲器可以配置為映射 RAM、緩存或二者的某種組合。當配置為緩存時，L1 程序存儲器 (L1P) 是一個直接映射緩存，而 L1 數據存儲器 (L1D) 是一個 2 路組相連緩存。2 級 (L2) 存儲器由程序空間和數據空間共享，大小為 2048KB。L2 存儲器也可以配置為映射 RAM、緩存或二者的某種組合。L2 可配置為高達 1MB 的緩存。此外，C64x+ 超級模塊還具有 32 位外設配置 (CFG) 端口、內部 DMA (IDMA) 控制器、具有復位/啟動控制的系統組件、中斷/異常控制、掉電控制以及用于時間戳的自由運行 32 位定時器。
外設集包括：1 個內部集成電路總線模塊 (I2C)；2 個多通道緩沖串行端口 (McBSP)；1 個用于異步傳輸模式 (ATM) 從 [UTOPIA 從器件] 端口的 8 位通用測試和運行 PHY 接口；2 個 64 位通用定時器（也可配置為 4 個 32 位定時器）；1 個用戶可配置的 16 位或 32 位主機端口接口 (HPI16/HPI32)；1 個支持可編程中斷/事件生成模式的 16 引腳通用輸入/輸出端口 (GPIO)；1 個 10/100/1000 以太網介質訪問控制器 (EMAC)（可在 SM320C6457-HIREL DSP 內核處理器和網絡之間提供一個高效接口）；1 個管理數據輸入/輸出 (MDIO) 模塊（也屬于 EMAC，可以連續輪詢全部 32 個 MDIO 地址以枚舉系統內的所有 PHY 器件）；1 個可連接同步和異步外設的無縫外部存儲器接口（64 位 EMIFA）；以及 1 個 32 位 DDR2 SDRAM 接口。
1.4 說明 （續）
SM320C6457-HIREL 器件具有 3 個高性能嵌入式協處理器 [1 個增強型維特比解碼器協處理器 (VCP2) 和 2 個增強型 Turbo 解碼器協處理器（TCP2_A 和 TCP2_B）]，可以顯著加速片上的通道解碼操作。VCP2 的運行速度為 CPU 時鐘的三分之一，可以解碼超過 694 個 7.95Kbps 自適應多速率 (AMR) [K = 9，R = 1/3] 語音通道。VCP2 支持約束長度 K = 5、6、7、8 和 9，比率 R = 3/4、1/2、1/3、1/4 和 1/5 以及靈活的多項式，同時能夠生成硬決策或軟決策。每個運行速度為 CPU 時鐘三分之一的 TCP2 可以解碼多達 50 個 384Kbps 或 8 個 2Mbps Turbo 編碼通道（假設 6 次迭代）。TCP2 實現 max*log-map 算法，旨在支持第三代合作項目（3GPP 和 3GPP2）所需的全部多項式和比率，且支持完全可編程的幀長和 Turbo 交錯。解碼參數，例如迭代次數以及停止標準，也都可編程。VCP2/TCP2 與 CPU 之間通過 EDMA3 控制器進行通信。
SM320C6457-HIREL 器件配有一套完整的開發工具，其中包括：新款 C 編譯器、用于簡化編程和調度過程的匯編優化器以及用于查看源代碼執行的 Windows®調試器接口。
1.5 功能方框圖
Figure 1-1 給出了 SM320C6457-HIREL 器件的功能框圖。
Figure 1-1 功能框圖
| (A) 每個 TIMER 外設（TIMER1 和 TIMER0）均可配置為 1 個 64 位通用定時器、2 個 32 位通用定時器或者 1 個看門狗定時器。 |