產(chǎn)品詳情

CPU 32-/64-bit Operating system DSP/BIOS Rating HiRel Enhanced Product Operating temperature range (°C) -55 to 100
CPU 32-/64-bit Operating system DSP/BIOS Rating HiRel Enhanced Product Operating temperature range (°C) -55 to 100
FCBGA (GMH) 688 529 mm2 23 x 23
  • 高性能定點數(shù)字信號處理器 (DSP) - SM320C6457-HIREL
    • 1.18ns、1ns 和 0.83ns 指令周期時間
    • 850MHz 和 1GHz 時鐘速率
    • 8 個 32 位指令/周期
    • 8000MIPS/MMACS 和 9600MIPS/MMACS（16 位）
    • 擴展級外殼溫度
      • -55oC 至 100oC (1GHz)
  • TMS320C64x+DSP 內(nèi)核
    • 專用 SPLOOP 指令
    • 緊湊型指令（16 位）
    • 指令集增強
    • 異常處理
  • TMS320C64x+ 超級模塊 L1/L2 存儲器架構：
    • 256KB (32Kb) L1P 程序緩存 [直接映射]
    • 256KB (32Kb) L1D 數(shù)據(jù)緩存 [2 路組相連]
    • 16MB (2048Kb) L2 統(tǒng)一映射 Ram/緩存 [靈活分配]
      • 最高可配置為 1MB 的 L2 緩存
    • 512KB (64Kb) L3 ROM
    • 時間戳計數(shù)器
  • 增強型 VCP2
    • 支持 694 個以上 7.95Kbps AMR 的語音通道
    • 可編程代碼參數(shù)
  • 2 個增強型 Turbo 解碼器協(xié)處理器（TCP2_A 和 TCP2_B）
    • 每個 TCP2 支持多達 8 個 2Mbps 3GPP (6 次迭代）
    • 可編程的 Turbo 代碼和解碼參數(shù)
  • 尾數(shù)法：小尾數(shù)法，大尾數(shù)法
  • 64 位外部存儲器接口 (EMIFA)
    • 可與異步存儲器（SRAM、閃存和 EEPROM）以及同步存儲器（SBSRAM、ZBT SRAM）無縫連接
    • 支持連接標準同步器件和定制邏輯（現(xiàn)場可編程門陣列 (FPGA)、復雜可編程邏輯器件 (CPLD)、專用集成電路 (ASIC) 等等）
    • 32MB 總可尋址外部存儲空間
  • 32 位 DDR2 存儲器控制器 (DDR2-667 SDRAM)
  • 4 個 1× 串行 RapidIO? 鏈路（或 1 個 4×），兼容 v1.3
    • 1.25Gbps、2.5Gbps、3.125Gbps 三種鏈路速率
    • 消息傳遞，DirectIO 支持，錯誤管理擴展，擁塞控制
    • 符合 IEEE 1149.6 標準的 I/O
  • EDMA3 控制器（64 個獨立通道）
  • 32 位/16 位主機端口接口 (HPI)
  • 2 個 1.8V McBSP
  • 10/100/1000 Mb/s 以太網(wǎng) MAC (EMAC)
    • 符合 IEEE 802.3 標準
    • 支持 SGMII，兼容 v1.8
    • 8 個獨立的發(fā)送 (TX) 通道和 8 個獨立的接收 (RX) 通道
  • 2 個 64 位通用定時器
    • 可配置為 4 個 32 位定時器
    • 可配置為看門狗定時器模式
  • UTOPIA
    • UTOPIA 第 2 級從 ATM 控制器
    • 8 位發(fā)送和接收操作，每個方向高達 50MHz
    • 用戶定義的單元格式，高達 64 字節(jié)
  • 1 個 1.8V 內(nèi)部集成電路 (I2C) 總線
  • 16 個通用 I/O (GPIO) 引腳
  • 系統(tǒng)鎖相環(huán) (PLL) 和 PLL 控制器
  • DDR PLL，專用于 DDR2 存儲器控制器
  • 支持高級事件觸發(fā) (AET)
  • 支持跟蹤功能的器件
  • 支持 IP 安全保護功能
  • IEEE-1149.1 和 IEEE-1149.6 (JTAG?) 邊界掃描兼容
  • 688 引腳球柵陣列 (BGA) 封裝（GMH 后綴），0.8mm 焊球間距
  • 0.065μm/7 層銅金屬工藝 (CMOS)
  • 3.3V、1.8V、1.1V (I/O)；1.1V 和 1.2V（內(nèi)部）

應用

  • 遠端射頻單元
  • 軟件定義的無線電
  • 語音處理
  • 生物識別

All trademarks are the property of their respective owners.

  • 高性能定點數(shù)字信號處理器 (DSP) - SM320C6457-HIREL
    • 1.18ns、1ns 和 0.83ns 指令周期時間
    • 850MHz 和 1GHz 時鐘速率
    • 8 個 32 位指令/周期
    • 8000MIPS/MMACS 和 9600MIPS/MMACS（16 位）
    • 擴展級外殼溫度
      • -55oC 至 100oC (1GHz)
  • TMS320C64x+DSP 內(nèi)核
    • 專用 SPLOOP 指令
    • 緊湊型指令（16 位）
    • 指令集增強
    • 異常處理
  • TMS320C64x+ 超級模塊 L1/L2 存儲器架構：
    • 256KB (32Kb) L1P 程序緩存 [直接映射]
    • 256KB (32Kb) L1D 數(shù)據(jù)緩存 [2 路組相連]
    • 16MB (2048Kb) L2 統(tǒng)一映射 Ram/緩存 [靈活分配]
      • 最高可配置為 1MB 的 L2 緩存
    • 512KB (64Kb) L3 ROM
    • 時間戳計數(shù)器
  • 增強型 VCP2
    • 支持 694 個以上 7.95Kbps AMR 的語音通道
    • 可編程代碼參數(shù)
  • 2 個增強型 Turbo 解碼器協(xié)處理器（TCP2_A 和 TCP2_B）
    • 每個 TCP2 支持多達 8 個 2Mbps 3GPP (6 次迭代）
    • 可編程的 Turbo 代碼和解碼參數(shù)
  • 尾數(shù)法：小尾數(shù)法，大尾數(shù)法
  • 64 位外部存儲器接口 (EMIFA)
    • 可與異步存儲器（SRAM、閃存和 EEPROM）以及同步存儲器（SBSRAM、ZBT SRAM）無縫連接
    • 支持連接標準同步器件和定制邏輯（現(xiàn)場可編程門陣列 (FPGA)、復雜可編程邏輯器件 (CPLD)、專用集成電路 (ASIC) 等等）
    • 32MB 總可尋址外部存儲空間
  • 32 位 DDR2 存儲器控制器 (DDR2-667 SDRAM)
  • 4 個 1× 串行 RapidIO? 鏈路（或 1 個 4×），兼容 v1.3
    • 1.25Gbps、2.5Gbps、3.125Gbps 三種鏈路速率
    • 消息傳遞，DirectIO 支持，錯誤管理擴展，擁塞控制
    • 符合 IEEE 1149.6 標準的 I/O
  • EDMA3 控制器（64 個獨立通道）
  • 32 位/16 位主機端口接口 (HPI)
  • 2 個 1.8V McBSP
  • 10/100/1000 Mb/s 以太網(wǎng) MAC (EMAC)
    • 符合 IEEE 802.3 標準
    • 支持 SGMII，兼容 v1.8
    • 8 個獨立的發(fā)送 (TX) 通道和 8 個獨立的接收 (RX) 通道
  • 2 個 64 位通用定時器
    • 可配置為 4 個 32 位定時器
    • 可配置為看門狗定時器模式
  • UTOPIA
    • UTOPIA 第 2 級從 ATM 控制器
    • 8 位發(fā)送和接收操作，每個方向高達 50MHz
    • 用戶定義的單元格式，高達 64 字節(jié)
  • 1 個 1.8V 內(nèi)部集成電路 (I2C) 總線
  • 16 個通用 I/O (GPIO) 引腳
  • 系統(tǒng)鎖相環(huán) (PLL) 和 PLL 控制器
  • DDR PLL，專用于 DDR2 存儲器控制器
  • 支持高級事件觸發(fā) (AET)
  • 支持跟蹤功能的器件
  • 支持 IP 安全保護功能
  • IEEE-1149.1 和 IEEE-1149.6 (JTAG?) 邊界掃描兼容
  • 688 引腳球柵陣列 (BGA) 封裝（GMH 后綴），0.8mm 焊球間距
  • 0.065μm/7 層銅金屬工藝 (CMOS)
  • 3.3V、1.8V、1.1V (I/O)；1.1V 和 1.2V（內(nèi)部）

應用

  • 遠端射頻單元
  • 軟件定義的無線電
  • 語音處理
  • 生物識別

All trademarks are the property of their respective owners.

TMS320C64x+™ DSP（包括 SM320C6457-HIREL 器件）是 TMS320C6000DSP 平臺上的高性能定點 DSP 系列產(chǎn)品。SM320C6457-HIREL 器件基于德州儀器 (TI) 開發(fā)的第 3 代高性能、高級 VelociTI超長指令字 (VLIW) 架構，這使得該系列 DSP 非常適合 包括 視頻和電信基礎設施、成像/醫(yī)療以及無線基礎設施 (WI) 在內(nèi)的各類應用。C64x+ 器件向上代碼兼容屬于 C6000™ DSP 平臺的早期器件。

基于 65nm 的工藝技術以及憑借高達 96 億條指令每秒 (MIPS) [或 9600 16 位 MMAC 每周期] 的性能（1.2GHz 時鐘速率時），SM320C6457-HIREL 器件提供了一套應對高性能 DSP 編程挑戰(zhàn)的經(jīng)濟高效型解決方案。SM320C6457-HIREL DSP 可以靈活地利用高速控制器以及陣列處理器的數(shù)值計算能力。

C64x+ DSP 內(nèi)核采用 8 個功能單元、2 個寄存器文件以及 2 個數(shù)據(jù)路徑。與早期 C6000 器件一樣，其中 2 個功能單元為乘法器或 .M 單元。C64x 內(nèi)核每個時鐘周期執(zhí)行 4 次 16 位 × 16 位乘法累加，相比之下，C64x+ .M 單元的乘法吞吐量可增加一倍。因此，C64x+ 內(nèi)核每個周期可以執(zhí)行 8 次 16 位 × 16 位 MAC。采用 1.2GHz 時鐘速率時，這意味著每秒可以執(zhí)行 9600次 16 位 MMAC。此外，C64x+ 內(nèi)核上的每個乘法器每個時鐘周期可以計算 1 次 32 位 × 32 位 MAC 或 4 次 8 位 × 8 位 MAC。

SM320C6457-HIREL 器件含有串行 RapidIO®。該高帶寬外設可為板上包含多個 DSP 的 應用 （例如，視頻和電信基礎設施以及醫(yī)療/成像）顯著提升系統(tǒng)性能并降低系統(tǒng)成本。

SM320C6457-HIREL DSP 集成有大量的片上存儲器，構成一個第 2 級存儲器系統(tǒng)。SM320C6457-HIREL 器件上的 1 級 (L1) 程序存儲器和數(shù)據(jù)存儲器的大小均為 32KB。該存儲器可以配置為映射 RAM、緩存或二者的某種組合。當配置為緩存時，L1 程序存儲器 (L1P) 是一個直接映射緩存，而 L1 數(shù)據(jù)存儲器 (L1D) 是一個 2 路組相連緩存。2 級 (L2) 存儲器由程序空間和數(shù)據(jù)空間共享，大小為 2048KB。L2 存儲器也可以配置為映射 RAM、緩存或二者的某種組合。L2 可配置為高達 1MB 的緩存。此外，C64x+ 超級模塊還具有 32 位外設配置 (CFG) 端口、內(nèi)部 DMA (IDMA) 控制器、具有復位/啟動控制的系統(tǒng)組件、中斷/異常控制、掉電控制以及用于時間戳的自由運行 32 位定時器。

外設集包括：1 個內(nèi)部集成電路總線模塊 (I2C)；2 個多通道緩沖串行端口 (McBSP)；1 個用于異步傳輸模式 (ATM) 從 [UTOPIA 從器件] 端口的 8 位通用測試和運行 PHY 接口；2 個 64 位通用定時器（也可配置為 4 個 32 位定時器）；1 個用戶可配置的 16 位或 32 位主機端口接口 (HPI16/HPI32)；1 個支持可編程中斷/事件生成模式的 16 引腳通用輸入/輸出端口 (GPIO)；1 個 10/100/1000 以太網(wǎng)介質(zhì)訪問控制器 (EMAC)（可在 SM320C6457-HIREL DSP 內(nèi)核處理器和網(wǎng)絡之間提供一個高效接口）；1 個管理數(shù)據(jù)輸入/輸出 (MDIO) 模塊（也屬于 EMAC，可以連續(xù)輪詢?nèi)?32 個 MDIO 地址以枚舉系統(tǒng)內(nèi)的所有 PHY 器件）；1 個可連接同步和異步外設的無縫外部存儲器接口（64 位 EMIFA）；以及 1 個 32 位 DDR2 SDRAM 接口。

All trademarks are the property of their respective owners.

SM320C6457-HIREL 器件具有 3 個高性能嵌入式協(xié)處理器 [1 個增強型維特比解碼器協(xié)處理器 (VCP2) 和 2 個增強型 Turbo 解碼器協(xié)處理器（TCP2_A 和 TCP2_B）]，可以顯著加速片上的通道解碼操作。VCP2 的運行速度為 CPU 時鐘的三分之一，可以解碼超過 694 個 7.95Kbps 自適應多速率 (AMR) [K = 9，R = 1/3] 語音通道。VCP2 支持約束長度 K = 5、6、7、8 和 9，比率 R = 3/4、1/2、1/3、1/4 和 1/5 以及靈活的多項式，同時能夠生成硬決策或軟決策。每個運行速度為 CPU 時鐘三分之一的 TCP2 可以解碼多達 50 個 384Kbps 或 8 個 2Mbps Turbo 編碼通道（假設 6 次迭代）。TCP2 實現(xiàn) max*log-map 算法，旨在支持第三代合作項目（3GPP 和 3GPP2）所需的全部多項式和比率，且支持完全可編程的幀長和 Turbo 交錯。解碼參數(shù)，例如迭代次數(shù)以及停止標準，也都可編程。VCP2/TCP2 與 CPU 之間通過 EDMA3 控制器進行通信。

SM320C6457-HIREL 器件配有一套完整的開發(fā)工具，其中包括：新款 C 編譯器、用于簡化編程和調(diào)度過程的匯編優(yōu)化器以及用于查看源代碼執(zhí)行的 Windows調(diào)試器接口。

TMS320C64x+™ DSP（包括 SM320C6457-HIREL 器件）是 TMS320C6000DSP 平臺上的高性能定點 DSP 系列產(chǎn)品。SM320C6457-HIREL 器件基于德州儀器 (TI) 開發(fā)的第 3 代高性能、高級 VelociTI超長指令字 (VLIW) 架構，這使得該系列 DSP 非常適合 包括 視頻和電信基礎設施、成像/醫(yī)療以及無線基礎設施 (WI) 在內(nèi)的各類應用。C64x+ 器件向上代碼兼容屬于 C6000™ DSP 平臺的早期器件。

基于 65nm 的工藝技術以及憑借高達 96 億條指令每秒 (MIPS) [或 9600 16 位 MMAC 每周期] 的性能（1.2GHz 時鐘速率時），SM320C6457-HIREL 器件提供了一套應對高性能 DSP 編程挑戰(zhàn)的經(jīng)濟高效型解決方案。SM320C6457-HIREL DSP 可以靈活地利用高速控制器以及陣列處理器的數(shù)值計算能力。

C64x+ DSP 內(nèi)核采用 8 個功能單元、2 個寄存器文件以及 2 個數(shù)據(jù)路徑。與早期 C6000 器件一樣，其中 2 個功能單元為乘法器或 .M 單元。C64x 內(nèi)核每個時鐘周期執(zhí)行 4 次 16 位 × 16 位乘法累加，相比之下，C64x+ .M 單元的乘法吞吐量可增加一倍。因此，C64x+ 內(nèi)核每個周期可以執(zhí)行 8 次 16 位 × 16 位 MAC。采用 1.2GHz 時鐘速率時，這意味著每秒可以執(zhí)行 9600次 16 位 MMAC。此外，C64x+ 內(nèi)核上的每個乘法器每個時鐘周期可以計算 1 次 32 位 × 32 位 MAC 或 4 次 8 位 × 8 位 MAC。

SM320C6457-HIREL 器件含有串行 RapidIO®。該高帶寬外設可為板上包含多個 DSP 的 應用 （例如，視頻和電信基礎設施以及醫(yī)療/成像）顯著提升系統(tǒng)性能并降低系統(tǒng)成本。

SM320C6457-HIREL DSP 集成有大量的片上存儲器，構成一個第 2 級存儲器系統(tǒng)。SM320C6457-HIREL 器件上的 1 級 (L1) 程序存儲器和數(shù)據(jù)存儲器的大小均為 32KB。該存儲器可以配置為映射 RAM、緩存或二者的某種組合。當配置為緩存時，L1 程序存儲器 (L1P) 是一個直接映射緩存，而 L1 數(shù)據(jù)存儲器 (L1D) 是一個 2 路組相連緩存。2 級 (L2) 存儲器由程序空間和數(shù)據(jù)空間共享，大小為 2048KB。L2 存儲器也可以配置為映射 RAM、緩存或二者的某種組合。L2 可配置為高達 1MB 的緩存。此外，C64x+ 超級模塊還具有 32 位外設配置 (CFG) 端口、內(nèi)部 DMA (IDMA) 控制器、具有復位/啟動控制的系統(tǒng)組件、中斷/異?？刂?、掉電控制以及用于時間戳的自由運行 32 位定時器。

外設集包括：1 個內(nèi)部集成電路總線模塊 (I2C)；2 個多通道緩沖串行端口 (McBSP)；1 個用于異步傳輸模式 (ATM) 從 [UTOPIA 從器件] 端口的 8 位通用測試和運行 PHY 接口；2 個 64 位通用定時器（也可配置為 4 個 32 位定時器）；1 個用戶可配置的 16 位或 32 位主機端口接口 (HPI16/HPI32)；1 個支持可編程中斷/事件生成模式的 16 引腳通用輸入/輸出端口 (GPIO)；1 個 10/100/1000 以太網(wǎng)介質(zhì)訪問控制器 (EMAC)（可在 SM320C6457-HIREL DSP 內(nèi)核處理器和網(wǎng)絡之間提供一個高效接口）；1 個管理數(shù)據(jù)輸入/輸出 (MDIO) 模塊（也屬于 EMAC，可以連續(xù)輪詢?nèi)?32 個 MDIO 地址以枚舉系統(tǒng)內(nèi)的所有 PHY 器件）；1 個可連接同步和異步外設的無縫外部存儲器接口（64 位 EMIFA）；以及 1 個 32 位 DDR2 SDRAM 接口。

All trademarks are the property of their respective owners.

SM320C6457-HIREL 器件具有 3 個高性能嵌入式協(xié)處理器 [1 個增強型維特比解碼器協(xié)處理器 (VCP2) 和 2 個增強型 Turbo 解碼器協(xié)處理器（TCP2_A 和 TCP2_B）]，可以顯著加速片上的通道解碼操作。VCP2 的運行速度為 CPU 時鐘的三分之一，可以解碼超過 694 個 7.95Kbps 自適應多速率 (AMR) [K = 9，R = 1/3] 語音通道。VCP2 支持約束長度 K = 5、6、7、8 和 9，比率 R = 3/4、1/2、1/3、1/4 和 1/5 以及靈活的多項式，同時能夠生成硬決策或軟決策。每個運行速度為 CPU 時鐘三分之一的 TCP2 可以解碼多達 50 個 384Kbps 或 8 個 2Mbps Turbo 編碼通道（假設 6 次迭代）。TCP2 實現(xiàn) max*log-map 算法，旨在支持第三代合作項目（3GPP 和 3GPP2）所需的全部多項式和比率，且支持完全可編程的幀長和 Turbo 交錯。解碼參數(shù)，例如迭代次數(shù)以及停止標準，也都可編程。VCP2/TCP2 與 CPU 之間通過 EDMA3 控制器進行通信。

SM320C6457-HIREL 器件配有一套完整的開發(fā)工具，其中包括：新款 C 編譯器、用于簡化編程和調(diào)度過程的匯編優(yōu)化器以及用于查看源代碼執(zhí)行的 Windows調(diào)試器接口。
下載 觀看帶字幕的視頻 視頻

技術文檔

star =有關此產(chǎn)品的 TI 精選熱門文檔
未找到結(jié)果。請清除搜索并重試。
查看全部 2
頂層文檔 類型 標題 格式選項 下載最新的英語版本 日期
* 數(shù)據(jù)表 SM320C6457-HIREL 通信基礎設施數(shù)字信號處理器 數(shù)據(jù)表 PDF | HTML 英語版 PDF | HTML 2016年 9月 21日
應用手冊 Introduction to TMS320C6000 DSP Optimization 2011年 10月 6日

設計與開發(fā)

如需其他信息或資源，請點擊以下任一標題進入詳情頁面查看（如有）。

調(diào)試探針

LB-3P-TRACE32-DSP — 適用于數(shù)字信號處理器 (DSP) 的 Lauterbach TRACE32 調(diào)試和跟蹤系統(tǒng)

Lauterbach‘s TRACE32? tools are a suite of leading-edge hardware and software components that enables developers to analyze, optimize and certify all kinds of single- or multi-core Digital Signal processors (DSPs) which are a popular choice for audio and video processing as well as radar data (...)

來源：Lauterbach GmbH
View Options
封裝 引腳 CAD 符號、封裝和 3D 模型
FCBGA (GMH) 688 Ultra Librarian

訂購和質(zhì)量

包含信息：
  • RoHS
  • REACH
  • 器件標識
  • 引腳鍍層/焊球材料
  • MSL 等級/回流焊峰值溫度
  • MTBF/時基故障估算
  • 材料成分
  • 鑒定摘要
  • 持續(xù)可靠性監(jiān)測
包含信息：
  • 制造廠地點
  • 封裝廠地點

支持和培訓

視頻