1.1 特性

• 高性能定點(diǎn)數(shù)字信號(hào)處理器 (DSP) - SM320C6457-HIREL
  • 1.18ns、1ns 和 0.83ns 指令周期時(shí)間
  • 850MHz 和 1GHz 時(shí)鐘速率
  • 8 個(gè) 32 位指令/周期
  • 8000MIPS/MMACS 和 9600MIPS/MMACS（16 位）
  • 擴(kuò)展級(jí)外殼溫度
    • -55ºC 至 100ºC (1GHz)
• TMS320C64x+™DSP 內(nèi)核
  • 專用 SPLOOP 指令
  • 緊湊型指令（16 位）
  • 指令集增強(qiáng)
  • 異常處理
• TMS320C64x+ 超級(jí)模塊 L1/L2 存儲(chǔ)器架構(gòu)：
  • 256KB (32Kb) L1P 程序緩存 [直接映射]
  • 256KB (32Kb) L1D 數(shù)據(jù)緩存 [2 路組相連]
  • 16MB (2048Kb) L2 統(tǒng)一映射 Ram/緩存 [靈活分配]
    • 最高可配置為 1MB 的 L2 緩存
  • 512KB (64Kb) L3 ROM
  • 時(shí)間戳計(jì)數(shù)器
• 增強(qiáng)型 VCP2
  • 支持 694 個(gè)以上 7.95Kbps AMR 的語音通道
  • 可編程代碼參數(shù)
• 2 個(gè)增強(qiáng)型 Turbo 解碼器協(xié)處理器（TCP2_A 和 TCP2_B）
  • 每個(gè) TCP2 支持多達(dá) 8 個(gè) 2Mbps 3GPP (6 次迭代）
  • 可編程的 Turbo 代碼和解碼參數(shù)
• 尾數(shù)法：小尾數(shù)法，大尾數(shù)法
• 64 位外部存儲(chǔ)器接口 (EMIFA)
  • 可與異步存儲(chǔ)器（SRAM、閃存和 EEPROM）以及同步存儲(chǔ)器（SBSRAM、ZBT SRAM）無縫連接
  • 支持連接標(biāo)準(zhǔn)同步器件和定制邏輯（現(xiàn)場可編程門陣列 (FPGA)、復(fù)雜可編程邏輯器件 (CPLD)、專用集成電路 (ASIC) 等等）
  • 32MB 總可尋址外部存儲(chǔ)空間
• 32 位 DDR2 存儲(chǔ)器控制器 (DDR2-667 SDRAM)
• 4 個(gè) 1× 串行 RapidIO^® 鏈路（或 1 個(gè) 4×），兼容 v1.3
  • 1.25Gbps、2.5Gbps、3.125Gbps 三種鏈路速率
  • 消息傳遞，DirectIO 支持，錯(cuò)誤管理擴(kuò)展，擁塞控制
  • 符合 IEEE 1149.6 標(biāo)準(zhǔn)的 I/O
• EDMA3 控制器（64 個(gè)獨(dú)立通道）
• 32 位/16 位主機(jī)端口接口 (HPI)
• 2 個(gè) 1.8V McBSP
• 10/100/1000 Mb/s 以太網(wǎng) MAC (EMAC)
  • 符合 IEEE 802.3 標(biāo)準(zhǔn)
  • 支持 SGMII，兼容 v1.8
  • 8 個(gè)獨(dú)立的發(fā)送 (TX) 通道和 8 個(gè)獨(dú)立的接收 (RX) 通道
• 2 個(gè) 64 位通用定時(shí)器
  • 可配置為 4 個(gè) 32 位定時(shí)器
  • 可配置為看門狗定時(shí)器模式
• UTOPIA
  • UTOPIA 第 2 級(jí)從 ATM 控制器
  • 8 位發(fā)送和接收操作，每個(gè)方向高達(dá) 50MHz
  • 用戶定義的單元格式，高達(dá) 64 字節(jié)
• 1 個(gè) 1.8V 內(nèi)部集成電路 (I2C) 總線
• 16 個(gè)通用 I/O (GPIO) 引腳
• 系統(tǒng)鎖相環(huán) (PLL) 和 PLL 控制器
• DDR PLL，專用于 DDR2 存儲(chǔ)器控制器
• 支持高級(jí)事件觸發(fā) (AET)
• 支持跟蹤功能的器件
• 支持 IP 安全保護(hù)功能
• IEEE-1149.1 和 IEEE-1149.6 (JTAG™) 邊界掃描兼容
• 688 引腳球柵陣列 (BGA) 封裝（GMH 后綴），0.8mm 焊球間距
• 0.065µm/7 層銅金屬工藝 (CMOS)
• 3.3V、1.8V、1.1V (I/O)；1.1V 和 1.2V（內(nèi)部）

1.2 應(yīng)用

• 遠(yuǎn)端射頻單元
• 軟件定義的無線電
• 語音處理
• 生物識(shí)別

1.3 說明

TMS320C64x+™ DSP（包括 SM320C6457-HIREL 器件）是 TMS320C6000™DSP 平臺(tái)上的高性能定點(diǎn) DSP 系列產(chǎn)品。SM320C6457-HIREL 器件基于德州儀器 (TI) 開發(fā)的第 3 代高性能、高級(jí) VelociTI™超長指令字 (VLIW) 架構(gòu)，這使得該系列 DSP 非常適合 包括 視頻和電信基礎(chǔ)設(shè)施、成像/醫(yī)療以及無線基礎(chǔ)設(shè)施 (WI) 在內(nèi)的各類應(yīng)用。C64x+ 器件向上代碼兼容屬于 C6000™ DSP 平臺(tái)的早期器件。

基于 65nm 的工藝技術(shù)以及憑借高達(dá) 96 億條指令每秒 (MIPS) [或 9600 16 位 MMAC 每周期] 的性能（1.2GHz 時(shí)鐘速率時(shí)），SM320C6457-HIREL 器件提供了一套應(yīng)對(duì)高性能 DSP 編程挑戰(zhàn)的經(jīng)濟(jì)高效型解決方案。SM320C6457-HIREL DSP 可以靈活地利用高速控制器以及陣列處理器的數(shù)值計(jì)算能力。

C64x+ DSP 內(nèi)核采用 8 個(gè)功能單元、2 個(gè)寄存器文件以及 2 個(gè)數(shù)據(jù)路徑。與早期 C6000 器件一樣，其中 2 個(gè)功能單元為乘法器或 .M 單元。C64x 內(nèi)核每個(gè)時(shí)鐘周期執(zhí)行 4 次 16 位 × 16 位乘法累加，相比之下，C64x+ .M 單元的乘法吞吐量可增加一倍。因此，C64x+ 內(nèi)核每個(gè)周期可以執(zhí)行 8 次 16 位 × 16 位 MAC。采用 1.2GHz 時(shí)鐘速率時(shí)，這意味著每秒可以執(zhí)行 9600次 16 位 MMAC。此外，C64x+ 內(nèi)核上的每個(gè)乘法器每個(gè)時(shí)鐘周期可以計(jì)算 1 次 32 位 × 32 位 MAC 或 4 次 8 位 × 8 位 MAC。

SM320C6457-HIREL 器件含有串行 RapidIO®。該高帶寬外設(shè)可為板上包含多個(gè) DSP 的 應(yīng)用 （例如，視頻和電信基礎(chǔ)設(shè)施以及醫(yī)療/成像）顯著提升系統(tǒng)性能并降低系統(tǒng)成本。

SM320C6457-HIREL DSP 集成有大量的片上存儲(chǔ)器，構(gòu)成一個(gè)第 2 級(jí)存儲(chǔ)器系統(tǒng)。SM320C6457-HIREL 器件上的 1 級(jí) (L1) 程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器的大小均為 32KB。該存儲(chǔ)器可以配置為映射 RAM、緩存或二者的某種組合。當(dāng)配置為緩存時(shí)，L1 程序存儲(chǔ)器 (L1P) 是一個(gè)直接映射緩存，而 L1 數(shù)據(jù)存儲(chǔ)器 (L1D) 是一個(gè) 2 路組相連緩存。2 級(jí) (L2) 存儲(chǔ)器由程序空間和數(shù)據(jù)空間共享，大小為 2048KB。L2 存儲(chǔ)器也可以配置為映射 RAM、緩存或二者的某種組合。L2 可配置為高達(dá) 1MB 的緩存。此外，C64x+ 超級(jí)模塊還具有 32 位外設(shè)配置 (CFG) 端口、內(nèi)部 DMA (IDMA) 控制器、具有復(fù)位/啟動(dòng)控制的系統(tǒng)組件、中斷/異常控制、掉電控制以及用于時(shí)間戳的自由運(yùn)行 32 位定時(shí)器。

外設(shè)集包括：1 個(gè)內(nèi)部集成電路總線模塊 (I²C)；2 個(gè)多通道緩沖串行端口 (McBSP)；1 個(gè)用于異步傳輸模式 (ATM) 從 [UTOPIA 從器件] 端口的 8 位通用測試和運(yùn)行 PHY 接口；2 個(gè) 64 位通用定時(shí)器（也可配置為 4 個(gè) 32 位定時(shí)器）；1 個(gè)用戶可配置的 16 位或 32 位主機(jī)端口接口 (HPI16/HPI32)；1 個(gè)支持可編程中斷/事件生成模式的 16 引腳通用輸入/輸出端口 (GPIO)；1 個(gè) 10/100/1000 以太網(wǎng)介質(zhì)訪問控制器 (EMAC)（可在 SM320C6457-HIREL DSP 內(nèi)核處理器和網(wǎng)絡(luò)之間提供一個(gè)高效接口）；1 個(gè)管理數(shù)據(jù)輸入/輸出 (MDIO) 模塊（也屬于 EMAC，可以連續(xù)輪詢?nèi)?32 個(gè) MDIO 地址以枚舉系統(tǒng)內(nèi)的所有 PHY 器件）；1 個(gè)可連接同步和異步外設(shè)的無縫外部存儲(chǔ)器接口（64 位 EMIFA）；以及 1 個(gè) 32 位 DDR2 SDRAM 接口。

1.4 說明 （續(xù)）

SM320C6457-HIREL 器件具有 3 個(gè)高性能嵌入式協(xié)處理器 [1 個(gè)增強(qiáng)型維特比解碼器協(xié)處理器 (VCP2) 和 2 個(gè)增強(qiáng)型 Turbo 解碼器協(xié)處理器（TCP2_A 和 TCP2_B）]，可以顯著加速片上的通道解碼操作。VCP2 的運(yùn)行速度為 CPU 時(shí)鐘的三分之一，可以解碼超過 694 個(gè) 7.95Kbps 自適應(yīng)多速率 (AMR) [K = 9，R = 1/3] 語音通道。VCP2 支持約束長度 K = 5、6、7、8 和 9，比率 R = 3/4、1/2、1/3、1/4 和 1/5 以及靈活的多項(xiàng)式，同時(shí)能夠生成硬決策或軟決策。每個(gè)運(yùn)行速度為 CPU 時(shí)鐘三分之一的 TCP2 可以解碼多達(dá) 50 個(gè) 384Kbps 或 8 個(gè) 2Mbps Turbo 編碼通道（假設(shè) 6 次迭代）。TCP2 實(shí)現(xiàn) max*log-map 算法，旨在支持第三代合作項(xiàng)目（3GPP 和 3GPP2）所需的全部多項(xiàng)式和比率，且支持完全可編程的幀長和 Turbo 交錯(cuò)。解碼參數(shù)，例如迭代次數(shù)以及停止標(biāo)準(zhǔn)，也都可編程。VCP2/TCP2 與 CPU 之間通過 EDMA3 控制器進(jìn)行通信。

SM320C6457-HIREL 器件配有一套完整的開發(fā)工具，其中包括：新款 C 編譯器、用于簡化編程和調(diào)度過程的匯編優(yōu)化器以及用于查看源代碼執(zhí)行的 Windows®調(diào)試器接口。

1.5 功能方框圖

Figure 1-1 給出了 SM320C6457-HIREL 器件的功能框圖。

Figure 1-1 功能框圖