ZHCSXK6 November 2024 LMK5C22212AS1
ADVANCE INFORMATION
在獨立 DPLL 運行期間,DPLL 可以根據(jù)需要選擇基準輸入 (INx)。DPLL1 和 DPLL2 可以共享同一個基準,或者各自選擇不同的基準。啟動時,每個 APLL 會在初始化后鎖定到 XO 輸入并以自由運行模式運行。當檢測到有效的 DPLL 基準輸入時,DPLL 就會根據(jù)基準優(yōu)先級開始鎖獲取。DPLL 中的 TDC 會將所選基準輸入時鐘的相位與來自相應 VCO 的 FB 分頻器時鐘進行比較,并生成一個與相位誤差對應的數(shù)字校正字。此校正字由數(shù)字環(huán)路濾波器 (DLF) 進行濾波,而 DLF 輸出會調(diào)整 APLL 分頻器分子,使 VCO 頻率與基準輸入鎖定。
由于每個 DPLL 都可以在此模式下獨立運行,因此 DPLL 可以在不影響其他通道的情況下鎖定或解鎖。
選擇 XO 頻率時,TI 建議避免比率接近整數(shù)或半整數(shù)邊界以更大限度減少雜散噪聲。最好選擇一個 XO 頻率,使 APLL 分數(shù) N 分頻比 (NUM/DEN) 介于 0.125 至 0.45 之間和 0.55 至 0.875 之間。頻率更高的 XO 可以獲得更好的抖動性能,尤其是對于 APLL2 輸出而言。如果 XO 頻率或相位噪聲性能對 APLL2 來說有差距,則可以選擇采用級聯(lián)模式,使用 APLL1 作為 APLL2 的基準。