ZHCSJI8C March 2019 – April 2024 DS90UB953A-Q1
PRODUCTION DATA
- 1
- 1 特性
- 2 應用
- 3 說明
- 4 引腳配置和功能
- 5 規格
-
6 詳細說明
- 6.1 概述
- 6.2 功能方框圖
- 6.3 特性說明
- 6.4 器件功能模式
- 6.5 編程
- 6.6 圖形生成
- 6.7
寄存器映射
- 6.7.1
主寄存器
- 6.7.1.1 I2C 器件 ID 寄存器
- 6.7.1.2 復位
- 6.7.1.3 一般配置
- 6.7.1.4 正向通道模式選擇
- 6.7.1.5 BC_MODE_SELECT
- 6.7.1.6 PLL 時鐘控制
- 6.7.1.7 時鐘輸出控制 0
- 6.7.1.8 時鐘輸出控制 1
- 6.7.1.9 反向通道看門狗控制
- 6.7.1.10 I2C 控制 1
- 6.7.1.11 I2C 控制 2
- 6.7.1.12 SCL 高電平時間
- 6.7.1.13 SCL 低電平時間
- 6.7.1.14 本地 GPIO 數據
- 6.7.1.15 GPIO 輸入控制
- 6.7.1.16 DVP_CFG
- 6.7.1.17 DVP_DT
- 6.7.1.18 強制 BIST 錯誤
- 6.7.1.19 遠程 BIST 控制
- 6.7.1.20 傳感器電壓增益
- 6.7.1.21 傳感器控制 0
- 6.7.1.22 傳感器控制 1
- 6.7.1.23 電壓傳感器 0 閾值
- 6.7.1.24 電壓傳感器 1 閾值
- 6.7.1.25 溫度傳感器閾值
- 6.7.1.26 CSI-2 警報使能
- 6.7.1.27 警報感應使能
- 6.7.1.28 反向通道警報使能
- 6.7.1.29 CSI-2 極性選擇
- 6.7.1.30 CSI-2 LP 模式極性
- 6.7.1.31 CSI-2 高速 RX 使能
- 6.7.1.32 CSI-2 低功耗使能
- 6.7.1.33 CSI-2 端接啟用
- 6.7.1.34 CSI-2 數據包報頭控制
- 6.7.1.35 反向通道配置
- 6.7.1.36 數據路徑控制 1
- 6.7.1.37 遠程合作伙伴能力 1
- 6.7.1.38 合作伙伴解串器 ID
- 6.7.1.39 目標 0 ID
- 6.7.1.40 目標 1 ID
- 6.7.1.41 目標 2 ID
- 6.7.1.42 目標 3 ID
- 6.7.1.43 目標 4 ID
- 6.7.1.44 目標 5 ID
- 6.7.1.45 目標 6 ID
- 6.7.1.46 目標 7 ID
- 6.7.1.47 目標 0 別名
- 6.7.1.48 目標 1 別名
- 6.7.1.49 目標 2 別名
- 6.7.1.50 目標 3 別名
- 6.7.1.51 目標 4 別名
- 6.7.1.52 目標 5 別名
- 6.7.1.53 目標 6 別名
- 6.7.1.54 目標 7 別名
- 6.7.1.55 反向通道控制
- 6.7.1.56 修訂 ID
- 6.7.1.57 器件狀態
- 6.7.1.58 常規狀態
- 6.7.1.59 GPIO 引腳狀態
- 6.7.1.60 BIST 錯誤計數
- 6.7.1.61 CRC 錯誤計數 1
- 6.7.1.62 CRC 錯誤計數 2
- 6.7.1.63 傳感器狀態
- 6.7.1.64 傳感器 V0
- 6.7.1.65 傳感器 V1
- 6.7.1.66 傳感器 T
- 6.7.1.67 CSI-2 錯誤計數
- 6.7.1.68 CSI-2 錯誤狀態
- 6.7.1.69 CSI-2 錯誤數據通道 0 和 1
- 6.7.1.70 CSI-2 錯誤數據通道 2 和 3
- 6.7.1.71 CSI-2 錯誤時鐘通道
- 6.7.1.72 CSI-2 數據包報頭數據
- 6.7.1.73 數據包標頭字計數 0
- 6.7.1.74 數據包標頭字計數 1
- 6.7.1.75 CSI-2 ECC
- 6.7.1.76 IND_ACC_CTL
- 6.7.1.77 IND_ACC_ADDR
- 6.7.1.78 IND_ACC_DATA
- 6.7.1.79 FPD3_TX_ID0
- 6.7.1.80 FPD3_TX_ID1
- 6.7.1.81 FPD3_TX_ID2
- 6.7.1.82 FPD3_TX_ID3
- 6.7.1.83 FPD3_TX_ID4
- 6.7.1.84 FPD3_TX_ID5
- 6.7.2 間接訪問寄存器
- 6.7.1
主寄存器
- 7 應用和實施
- 8 器件和文檔支持
- 9 修訂歷史記錄
- 10機械、封裝和可訂購信息
6.4.1.5 配置 CLK_OUT
在同步或非同步外部時鐘模式下使用 DS90UB953A-Q1 時，CLK_OUT 用作圖像傳感器的基準時鐘。當在非同步內部時鐘模式下運行時，CLK_OUT 功能被禁用。外部 CLK_OUT 頻率的設置請參閱方程式 1 和方程式 2。
方程式 1. 
其中
- FC 是正向通道數據速率，M、HS_CLK_DIV 和 N 是由寄存器 0x06 和 0x07 設置的參數
方程式 2. 
生成 CLK_OUT 的 PLL 是數字 PLL，因此，如果比率 N/M 為整數，抖動非常低。如果 N/M 不是整數，則信號抖動約等于 HS_CLK_DIV/FC - 因此如果不可能具有 N/M 的整數比，則為 HS_CLK_DIV 選擇較小的值。
如果系統需要特定的 CLK_OUT 頻率（例如 37.125MHz），設計人員可以選擇 M=9、N=0xF2 和 HS_CLK_DIV=4，以實現 37.190MHz 的輸出頻率和 0.175% 的頻率誤差以及大約 1ns 的相關抖動。此外，設計人員可以對 CLK_OUT = 37.037MHz 使用 M=1、N=0x1B、HS_CLK_DIV=4，并對較少的抖動使用 0.24% 的頻率誤差。第三種替代方法是使用 M=1、N=0x1B 和 HS_CLK_DIV=4，但在同步模式下，解串器不使用 25.000MHz 基準時鐘頻率 (REFCLK)，而是使用 25.059MHz 頻率。2x 基準隨后從解串器反向通道饋送到 DS90UB953A-Q1，允許生成具有低抖動和低頻誤差的 CLK_OUT = 37.124MHz。