ZHCSXV1A March 2025 – August 2025 DRV8263-Q1
PRODUCTION DATA
DRV8263-Q1 器件提供三種獨立模式，支持對 EN/IN1 和 PH/IN2 引腳采用不同的控制方案。通過 MODE 設置選擇控制模式。MODE 是基于 HW 型號的 MODE 引腳或基于 SPI 型號的 CONFIG3 寄存器中的 S_MODE 位的三級設置，如 表 7-3 所述：
| MODE 引腳 | S_MODE 位 | 器件模式 | 說明 |
|---|---|---|---|
|
RLVL1 |
00b | PH/EN 模式 | 全橋模式，其中 EN/IN1 是 PWM 輸入，PH/IN2 是方向輸入 |
| RLVL2 |
01b |
獨立模式 |
獨立控制 2 個半橋 |
|
RLVL3 |
10b、11b | 脈寬調制（PWM ）模式 | 全橋模式，其中 EN/IN1 和 PH/IN2 根據方向分別控制 PWM |
在 HW 型號中，MODE 引腳在上電或從休眠中喚醒后的器件初始化期間被鎖存。運行期間，更新受阻。
在 SPI 型號的器件中，只要 SPI 通信可用，就可以通過寫入 S_MODE 位和 來隨時更改模式設置。此更改會立即反映出來。
輸入端可接受 100% 或 PWM 驅動模式的靜態或脈寬調制 (PWM) 電壓信號。可以在應用 VM 之前為器件輸入引腳供電。默認情況下，nSLEEP 和 DRVOFF 引腳分別具有內部下拉和上拉電阻器，以便在沒有輸入時保持輸出為高阻態。EN/IN1 和 PH/IN2 引腳也都具有內部下拉電阻器。下文提供了每種控制模式的真值表。
在開關半橋上的高側和低側 FET 之間轉換時，該器件會自動生成所需的死區時間。該時序基于內部 FET 柵源電壓反饋。無需外部時序。該方案提供了最短的死區時間，同時保證沒有擊穿電流。