ZHCSXV2A February 2025 – September 2025 DRV8163-Q1
PRODUCTION DATA
DRV8163-Q1 器件通過引腳、DRVOFF 和 IN 提供簡單的雙引腳輸出控制。
輸入端可接受 100% 或 PWM 驅動模式的靜態或脈寬調制 (PWM) 電壓信號。可以在應用 VM 之前為器件輸入引腳供電。默認情況下,nSLEEP 和 DRVOFF 引腳分別具有內部下拉和上拉電阻器,以便在沒有輸入時保持輸出為高阻態。IN 引腳還具有內部下拉電阻器。
在開關半橋上的高側和低側 FET 之間轉換時,該器件會自動生成所需的死區時間。該時序基于內部 FET 柵源電壓反饋。無需外部時序。該方案提供了最短的死區時間,同時保證沒有擊穿電流。下表展示了橋接控制的邏輯表。有關負載說明,請參閱節 8.1.1。
| nSLEEP | DRVOFF | IN | OUT | 器件狀態 |
|---|---|---|---|---|
| 0 | X | X | 高阻態 | SLEEP |
| 1 | 1 | 0 | 高阻態 | STANDBY |
| 1 | 1 | 1 | 參考表 | STANDBY |
| 1 | 0 | 0 | L | 運行 |
| 1 | 0 | 1 | H(1) | 運行 |