ZHCSXG6B November 2024 – January 2025 DRV81004-Q1
PRODUCTION DATA
6.3.2 電源
DRV81004-Q1 由兩種電源電壓供電：
VM（模擬電源電壓，也用于邏輯）
VDD（數字電源電壓）
VM 電源連接到電池饋電，并與 VDD 電源一起用于功率級驅動電路。在 VM 電壓降至低于 VDD 電壓的情況下（例如啟動事件降至 3V 期間），VDD 引腳的電流消耗可能會增加。VM 和 VDD 電源電壓具有欠壓檢測電路。
VM 和 VDD 電源電壓同時欠壓會阻止功率級激活和任何 SPI 通信（SPI 寄存器復位）
VDD 電源欠壓會阻止任何 SPI 通信。SPI 讀取/寫入寄存器復位為默認值。
VM 電源欠壓會強制 DRV81008-Q1 從 VDD 電源消耗當前器件的電流。
圖 6-3 顯示了電源引腳 VM 和 VDD、輸出級驅動器和 SDO 電源線之間相互作用的基本概念圖。
圖 6-3 內部電源架構當 3V ≤ VM ≤ VDD - VMDIFF 時，DRV81004-Q1 在啟動工作范圍 (COR) 內運行。在這種情況下，來自 VDD 引腳的電流消耗會增加，而來自 VM 引腳的電流消耗會減少。總電流消耗保持在指定限值范圍內。
圖 6-4 顯示了 VM 引腳上器件進出 COR 的電壓電平。在 COR 轉換期間，IVM 和 IVDD 在為正常運行和 COR 運行定義的兩個值之間變化。兩個電流的總和保持在節 6.3.2 中指定的限值范圍內。
圖 6-4 啟動工作范圍當 VM_UVLO ≤ VM ≤ VM_OP 時，可能無法開啟先前關閉的通道。所有已開啟的通道均保持其狀態，除非通過 SPI 或 IN 引腳關閉。表 6-2、表 6-3 和表 6-4 概述了不同 VM 和 VDD 電源電壓下的通道行為（這些表在成功上電后有效）。
| VDD ≤ VDD_UVLO | VDD > VDD_UVLO | |
| VM ≤ 3V | 通道無法控制 | 可打開和關閉通道（SPI 控制）（可能存在 RDS(ON) 偏差） |
| 3V < VM ≤ VM_OP | 通道無法由 SPI 控制 | 可打開和關閉通道（SPI 控制）（可能存在 RDS(ON) 偏差） |
| VM > VM_OP | 通道無法由 SPI 控制 | 可打開和關閉通道 |
| VDD ≤ VDD_UVLO | VDD > VDD_UVLO | |
| VM ≤ 3V | 不可用 | 可用（可能存在 RDS(ON) 偏差） |
| 3V < VM ≤ VM_OP | 可用（可能存在 RDS(ON) 偏差） | 可用（可能存在 RDS(ON) 偏差） |
| VM > VM_OP | 可用 | 可用 |
| VDD ≤ VDD_UVLO | VDD > VDD_UVLO | |
SPI 寄存器 | 復位 | 可用 |
SPI 通信 | 不可用 (fSCLK = 0MHz) | 可能 (fSCLK = 5MHz) |