ZHCSV74A June 2024 – July 2025 DRV2911-Q1
PRODUCTION DATA
如果在任何時候 PVDD 引腳上的輸入電源電壓降至低于 VUVLO 閾值(PVDD UVLO 下降閾值),則會禁用所有集成式 FET、驅動器電荷泵和數字邏輯控制器,如圖 6-18 所示。消除 PVDD 欠壓條件后,將恢復正常運行(驅動器運行)。