ZHCSV74A June 2024 – July 2025 DRV2911-Q1
PRODUCTION DATA
6.3.2 硬件接口
硬件接口包含三個可配置引腳，即 SLEW、OCP 和 VSEL_BK，分別用于控制驅動器輸出壓擺率、過流保護電平和降壓電壓。應用設計人員能夠利用這些引腳來配置關鍵器件設置，方法是將每個引腳連接至邏輯高電平或邏輯低電平，將其懸空，或者使用合適的電阻器上拉至邏輯高電平。硬件接口還包含 FAULTZ 開漏引腳，用于報告驅動器故障。
- SLEW 引腳可配置輸出電壓的壓擺率。
- OCP 引腳用于配置過流保護電平。
- VSEL_BK 引腳用于配置降壓輸出電壓電平。
- FAULTZ 引腳用于報告驅動器故障，可通過 I2C 從 ULC 控制器讀取。
圖 6-2 DRV2911-Q1 硬件接口圖 6-3 展示了四電平輸入引腳 SLEW 的結構。OCP 和 VSEL_BK 引腳采用相同的內部結構，但只有兩種有效配置。
圖 6-3 SLEW 輸入引腳結構圖 6-4 展示了邏輯電平引腳 OUTOFF、PWMx 和 RESETZ 的輸入結構。輸入可以由電壓或外部電阻器驅動。建議在器件睡眠模式下將這些引腳置于低電平，以減少通過內部下拉電阻器的漏電流。
圖 6-4 邏輯電平輸入引腳結構圖 6-5 展示了開漏輸出 FAULTZ 的結構。開漏輸出需要外部上拉電阻器正常運行。
圖 6-5 漏極開路