ZHCSFP6B November 2016 – March 2025 CDCLVP111-SP
PRODUCTION DATA
| 引腳 | 類型 | 說明 | |
|---|---|---|---|
| 名稱(1) | 編號 | ||
| CLK_SEL | 2 | 輸入 | 時鐘選擇。用于在 CLK0 和 CLK1 輸入對之間進行選擇。兼容 LVTTL/LVCMOS 功能。 |
| CLK0,CLK0 | 3、4 | 輸入 | 差分 LVECL/LVPECL 輸入對。 |
| CLK1,CLK1 | 6、7 | 輸入 | |
| Q[9:0] | 12、14、16、20、22、24、26、30、32、34 | 輸出 | LVECL/LVPECL 時鐘輸出,這些輸出提供 CLKn 的低偏斜輸出。 |
| Q[9:0] | 11、13、15、19、21、23、25、29、31、33 | 輸出 | LVECL/LVPECL 互補時鐘輸出,這些輸出提供 CLKn 的輸出。 |
| VBB | 5 | 電源 | 針對單端輸入運行的基準電壓輸出。 |
| VCC | 1、9、10、17、18、27、28、35、36 | 電源 | 電源電壓。 |
| VEE | 8 | 電源 | ECL 模式下的器件接地或負電源電壓。 |