ZHCSFP6B November 2016 – March 2025 CDCLVP111-SP
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
圖 7-1 中所示的 CDCLVP111-SP 配置為能夠選擇兩個輸入,一個輸入是來自背板的 156.25MHz LVPECL 時鐘,另一個輸入是 156.25MHz LVCMOS 2.5V 輔助振蕩器。然后,可以將任一信號扇出到所需的器件,如圖所示。
配置示例是在具有以下屬性的線路卡應(yīng)用中驅(qū)動 4 個 LVPECL 接收器: