ZHCSFP6B November 2016 – March 2025 CDCLVP111-SP
PRODUCTION DATA
請參考 PDF 數據表獲取器件具體的封裝圖。
差分輸出必須長度匹配并通過 50Ω 至 (VCC–2) 或 100Ω 差分(使用適當的端點 LVPECL 終端)控制阻抗。必須在器件引腳附近偏置時鐘輸入。