ZHCSXJ8B December 2024 – June 2025 ADC3648 , ADC3649
PRODUCTION DATA
8.3.9.2 具有抽取功能的串行 LVDS (SLVDS)
使用實數或復數抽取時，輸出數據會進行串行化并使用更少的 LVDS 發送器進行傳輸。幀時鐘 (FCLK) 用于標記采樣的開始和停止，而數據位在數據時鐘 (DCLK) 的上升沿和下降沿輸出。幀時鐘在 DOUT0 上輸出，并且數據輸出最多有 15 個 LVDS 通道可用。除非使用輸出多路復用器，否則輸出接口映射始終始于通道 DOUT15。
在實數抽取中，僅支持每個 ADC 單個頻帶。
通道數和輸出數據速率可通過以下參數計算：
- R：輸出分辨率：16 位 = 1，32 位 = 2
- B：DDC 頻帶總數
- C：實數或復數抽取：實數 = 1，復數 = 2
- D：抽取因子
- FS：ADC 采樣時鐘頻率
- K = R x B x C
- L = 8 x K / D（LVDS 輸出通道數）
| 參數 | L ≥1 | L ? 1 |
|---|---|---|
| 幀時鐘 (FCLK) 頻率 | FS / D | |
| 數據位時鐘 (DCLK) 頻率 | FS | DOUT/2 |
| 每個通道的數據輸出速率 DOUT (DOUT/L) | FS x 2 | FS / D x 16 x K |
SLVDS 幀組裝由 ADC 自動執行，并遵循以下方案：從通道 DOUT15 開始，且每個通道從 MSB 開始
| 抽取 | 輸出分辨率 | 頻帶順序 |
|---|---|---|
| 實數 | 16 位 | B0、B1 |
| 32 位 | ||
| 復數 | 16 位 | B0I、B0Q、B1I、B1Q、B2I、B2Q、B3I、B3Q |
| 32 位 |
下面詳細介紹了四個不同示例的幀組裝和計算。
示例 1：雙頻帶，/8 實數抽取，16 位輸出分辨率，FS = 500MSPS
- K = 2（R = 1，B = 2，C = 1）
- L = 8 x K / D = 8 x 2 / 8 = 2
- FCLK = FS / D = 500MSPS / 8 = 62.5MHz
- DCLK = 500MHz
- DOUT/通道 = 1Gbps
示例 1 的 SLVDS 幀組裝如圖 8-56 所示。數據通過兩個通道輸出，其中奇數位在 DCLK 上升沿輸出，偶數位在 DCLK 下降沿輸出。
圖 8-56 示例 1 的 SLVDS 幀組裝示例 2：雙頻帶，/128 實數抽取，32 位輸出分辨率，FS = 500MSPS
- K = 4（R = 2，B = 2，C = 1）
- L = 8 x K / D = 8 x 4 / 128 = 1/4 => 使用一個通道。
- FCLK = FS / D = 500 MSPS / 128 = 3.91MHz
- DCLK = 125MHz
- DOUT/通道 = 0.25Gbps
示例 2 的 SLVDS 幀組裝如圖 8-57 所示。使用一個通道先發送 DDC 頻帶 0 (B0) 的 32 位，然后發送 DDC 頻帶 1 的 32 位。
圖 8-57 示例 2 的 SLVDS 幀組裝示例 3：雙頻帶，/16 復數抽取，16 位輸出分辨率，FS = 500MSPS
- K = 4（R = 1，B = 2，C = 2）
- L = 8 x K / D = 8 x 4 / 16 = 2
- FCLK = FS / D = 500MSPS / 16 = 31.25MHz
- DCLK = 500MHz
- DOUT/通道 = 1Gbps
示例 3 的 SLVDS 幀組裝如圖 8-58 所示。幀組裝從 DOUT15 開始，從 DDC 頻帶 B0 的 MSB 開始。每個樣本通過 2 個通道進行傳輸。
圖 8-58 示例 3 的 SLVDS 幀組裝示例 4：四頻帶，/8 復數抽取，16 位輸出分辨率，FS = 500MSPS
- K = 8（R = 1，B = 4，C = 2）
- L = 8 x K / D = 8 x 8 / 8 = 8
- FCLK = FS / D = 500MSPS / 8 = 62.5MHz
- DCLK = 500MHz
- DOUT/通道 = 1Gbps
示例 3 的 SLVDS 幀組裝如圖 8-59 所示。幀組裝從 DOUT15 開始，從 DDC 頻帶 B0 的 MSB 開始。每個樣本通過 8 個通道進行傳輸。
圖 8-59 示例 4 的 SLVDS 幀組裝示例 5：單頻帶，/256 復數抽取，32 位輸出分辨率，FS = 500MSPS
- K = 8（R = 2，B = 2，C = 2）
- L = 8 x K / D = 8 x 8 / 256 = 1/4 => 使用一個通道。
- FCLK = FS / D = 500MSPS / 256 = 1.95MHz
- DOUT/通道 = FS / D x 16 x K = 500MSPS / 256 x 16 x 8 = 250Mbps
- DCLK = 125MHz
示例 4 的 SLVDS 幀組裝如圖 8-60 所示。幀組裝僅使用 DOUT15，從 DDC 頻帶 0 的 32 位“I”樣本開始，到 DDC 頻帶 1 的 32 位“Q”樣本結束。
圖 8-60 示例 5 的 SLVDS 幀組裝