ZHCSTG4A October 2023 – April 2025 ADC12DJ5200-SEP
PRODUCTION DATA
在前臺校準模式下，每個輸入和每個 ADC 內核的輸入失調電壓可通過 SPI 寄存器進行調整。OADJ_A_FG0_VINx 和 OADJ_A_FG90_VINx 寄存器（寄存器 0x344 到 0x34A）用于在采樣模擬輸入 x 時調整 ADC 內核 A 的失調電壓（其中 x 是指 A 表示 INA±、B 表示 INB±）、其中 FG0 寄存器用于雙通道模式，FG90 用于單通道模式。OADJ_B_FG0_VINx 用于在對采樣輸入 x 時調整 ADC 內核 B 的失調電壓。OADJ_B_FG0_VINx 適用于單通道模式和雙通道模式。要在雙通道模式下調整失調電壓，只需調整對所需輸入進行采樣的 ADC 內核的失調電壓。在單通道模式下，ADC 內核 A 的失調量和 ADC 內核 B 的失調量必須一起調整。單通道模式下兩個內核失調的差異將導致 fS/2 處產生獨立于輸入的雜散。這些寄存器可用于補償單通道模式下的 fS/2 雜散。更多信息，請參閱校準模式和修整部分。