ZHCSTG4A October 2023 – April 2025 ADC12DJ5200-SEP
PRODUCTION DATA
- 1
- 1 特性
- 2 應用
- 3 說明
- 4 引腳配置和功能
- 5 規格
-
6 詳細說明
- 6.1 概述
- 6.2 功能方框圖
- 6.3 特性說明
- 6.4 器件功能模式
- 6.5 編程
- 6.6 SPI 寄存器映射
- 7 應用信息免責聲明
- 8 器件和文檔支持
- 9 修訂歷史記錄
- 10機械、封裝和可訂購信息
4 引腳配置和功能
圖 4-1 ALR 封裝、144 焊球倒裝芯片 BGA（頂視圖）
表 4-1 引腳功能
| 引腳 | 類型 | 說明 | |
|---|---|---|---|
| 名稱 | 編號 | ||
| AGND | A1、A2、A3、A6、A7、B2、B3、B4、B5、B6、B7、C6、D1、D6、E1、E6、F2、F3、F6、G2、G3、G6、H1、H6、J1、J6、L2、L3、L4、L5、L6、L7、M1、M2、M3、M6、M7 | — | 模擬電源接地。將 AGND 和 DGND 連接到電路板上的公共接地層 (GND)。 |
| BG | C3 | O | 帶隙電壓輸出。如建議運行條件 表中所指定，該引腳只能提供小電流并驅動有限的電容負載。該引腳可以在不使用時保持斷開。 |
| CALSTAT | F7 | O | 前臺校準狀態輸出或器件警報輸出。功能通過 CAL_STATUS_SEL 進行編程。該引腳可以在不使用時保持斷開。 |
| CALTRIG | E7 | I | 前臺校準觸發器輸入。只有在 CAL_TRIG_EN 中選擇硬件校準觸發時才使用此引腳，否則將使用 CAL_SOFT_TRIG 執行軟件觸發。不使用時將此引腳連接到 GND。 |
| CLK+ | F1 | I | 器件（采樣）時鐘正輸入。強烈建議將時鐘信號交流耦合至這個輸入以獲得最佳性能。在單通道模式下，在上升沿和下降沿對模擬輸入信號進行采樣。在雙通道模式下，在上升沿對模擬信號進行采樣。該差分輸入具有內部未修整 100Ω 差分終端，并且只要將 DEVCLK_LVPECL_EN 設置為 0，該差分輸入就會自偏置為理想輸入共模電壓。 |
| CLK– | G1 | I | 器件（采樣）時鐘負輸入。TI 強烈建議使用交流耦合以獲得最佳性能。 |
| DA0+ | E12 | O | 用于通道 A、通道 0 的高速串行化數據輸出，正連接。該差分輸出必須采用交流耦合，并且必須始終在接收器上使用 100Ω 差分終端進行端接。該引腳可以在不使用時保持斷開，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DA0– | F12 | O | 用于通道 A、通道 0 的高速串行化數據輸出，負連接。該引腳可以在不使用時保持斷開，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DA1+ | C12 | O | 用于通道 A、通道 1 的高速串行化數據輸出，正連接。該差分輸出必須采用交流耦合，并且必須始終在接收器上使用 100Ω 差分終端進行端接。該引腳可以在不使用時保持斷開，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DA1– | D12 | O | 用于通道 A、通道 1 的高速串行化數據輸出，負連接。該引腳可以在不使用時保持斷開，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DA2+ | A10 | O | 用于通道 A、通道 2 的高速串行化數據輸出，正連接。該差分輸出必須采用交流耦合，并且必須始終在接收器上使用 100Ω 差分終端進行端接。該引腳可以在不使用時保持斷開，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DA2– | A11 | O | 用于通道 A、通道 2 的高速串行化數據輸出，負連接。該引腳可以在不使用時保持斷開，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DA3+ | A8 | O | 用于通道 A、通道 3 的高速串行化數據輸出，正連接。該差分輸出必須采用交流耦合，并且必須始終在接收器上使用 100Ω 差分終端進行端接。該引腳可以在不使用時保持斷開，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DA3– | A9 | O | 用于通道 A、通道 3 的高速串行化數據輸出，負連接。該引腳可以在不使用時保持斷開，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DA4+ | E11 | O | 用于通道 A、通道 4 的高速串行化數據輸出，正連接。該差分輸出必須采用交流耦合，并且必須始終在接收器上使用 100Ω 差分終端進行端接。該引腳可以在不使用時保持斷開，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DA4– | F11 | O | 用于通道 A、通道 4 的高速串行化數據輸出，負連接。該引腳可以在不使用時保持斷開，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DA5+ | C11 | O | 用于通道 A、通道 5 的高速串行化數據輸出，正連接。該差分輸出必須采用交流耦合，并且必須始終在接收器上使用 100Ω 差分終端進行端接。該引腳可以在不使用時保持斷開，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DA5– | D11 | O | 用于通道 A、通道 5 的高速串行化數據輸出，負連接。該引腳可以在不使用時保持斷開，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DA6+ | B10 | O | 用于通道 A、通道 6 的高速串行化數據輸出，正連接。該差分輸出必須采用交流耦合，并且必須始終在接收器上使用 100Ω 差分終端進行端接，或者使用 0Ω 至 1MΩ 電阻連接到 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。該引腳可以在不使用時保持斷開。 |
| DA6– | B11 | O | 用于通道 A、通道 6 的高速串行化數據輸出，負連接。該引腳可以在不使用時保持斷開，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DA7+ | B8 | O | 用于通道 A、通道 7 的高速串行化數據輸出，正連接。該差分輸出必須采用交流耦合，并且必須始終在接收器上使用 100Ω 差分終端進行端接。該引腳可以在不使用時保持斷開，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DA7– | B9 | O | 用于通道 A、通道 7 的高速串行化數據輸出，負連接。該引腳可以在不使用時保持斷開，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DB0+ | H12 | O | 用于通道 B、通道 0 的高速串行化數據輸出，正連接。該差分輸出必須采用交流耦合，并且必須始終在接收器上使用 100Ω 差分終端進行端接。該引腳可以在不使用時保持斷開，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DB0– | G12 | O | 用于通道 B、通道 0 的高速串行化數據輸出，負連接。該引腳可以在不使用時保持斷開，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DB1+ | K12 | O | 用于通道 B、通道 1 的高速串行化數據輸出，正連接。該差分輸出必須采用交流耦合，并且必須始終在接收器上使用 100Ω 差分終端進行端接。該引腳可以在不使用時保持斷開。 |
| DB1– | J12 | O | 用于通道 B、通道 1 的高速串行化數據輸出，負連接。該引腳可以在不使用時保持斷開，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DB2+ | M10 | O | 用于通道 B、通道 2 的高速串行化數據輸出，正連接。該差分輸出必須采用交流耦合，并且必須始終在接收器上使用 100Ω 差分終端進行端接。該引腳可以在不使用時保持斷開，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DB2– | M11 | O | 用于通道 B、通道 2 的高速串行化數據輸出，負連接。該引腳可以在不使用時保持斷開，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DB3+ | M8 | O | 用于通道 B、通道 3 的高速串行化數據輸出，正連接。該差分輸出必須采用交流耦合，并且必須始終在接收器上使用 100Ω 差分終端進行端接。該引腳可以在不使用時保持斷開，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DB3– | M9 | O | 用于通道 B、通道 3 的高速串行化數據輸出，負連接。該引腳可以在不使用時保持斷開。 |
| DB4+ | H11 | O | 用于通道 B、通道 4 的高速串行化數據輸出，正連接。該差分輸出必須采用交流耦合，并且必須始終在接收器上使用 100Ω 差分終端進行端接。該引腳可以在不使用時保持斷開，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DB4– | G11 | O | 用于通道 B、通道 4 的高速串行化數據輸出，負連接。該引腳可以在不使用時保持斷開，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DB5+ | K11 | O | 用于通道 B、通道 5 的高速串行化數據輸出，正連接。該差分輸出必須采用交流耦合，并且必須始終在接收器上使用 100Ω 差分終端進行端接。該引腳可以在不使用時保持斷開，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DB5– | J11 | O | 用于通道 B、通道 5 的高速串行化數據輸出，負連接。該引腳可以在不使用時保持斷開，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DB6+ | L10 | O | 用于通道 B、通道 6 的高速串行化數據輸出，正連接。該差分輸出必須采用交流耦合，并且必須始終在接收器上使用 100Ω 差分終端進行端接。該引腳可以在不使用時保持斷開，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DB6– | L11 | O | 用于通道 B、通道 6 的高速串行化數據輸出，負連接。該引腳可以在不使用時保持斷開，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DB7+ | L8 | O | 用于通道 B、通道 7 的高速串行化數據輸出，正連接。該差分輸出必須采用交流耦合，并且必須始終在接收器上使用 100Ω 差分終端進行端接。該引腳可以在不使用時保持斷開，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DB7– | L9 | O | 用于通道 B、通道 7 的高速串行化數據輸出，負連接。該引腳可以在不使用時保持斷開，或使用 0Ω 至 1MΩ 電阻器將其連接至介于 GND (0V) 和 VD11 (1.1V) 之間的任何電壓電平。 |
| DGND | A12、B12、D9、D10、F9、F10、G9、G10、J9、J10、L12、M12 | — | 數字電源接地。將 AGND 和 DGND 連接到電路板上的公共接地層 (GND)。 |
| INA+ | A4 | I | 通道 A 模擬輸入正連接。為實現最佳性能，建議在單通道模式下使用 INA±。差分滿量程輸入電壓由 FS_RANGE_A 寄存器確定（請參閱滿量程電壓（VFS） 調整 部分）。該輸入通過 50Ω 終端電阻器端接至接地。輸入共模電壓通常設置為 0V (GND)，必須遵循建議運行條件 表中的建議。該引腳可以在不使用時保持斷開。 |
| INA- | A5 | I | 通道 A 模擬輸入負連接。為實現最佳性能，建議在單通道模式下使用 INA±。有關詳細說明，請參閱 INA+ (pin A4)。該輸入通過 50Ω 終端電阻器端接至接地。該引腳可以在不使用時保持斷開。 |
| INB+ | M4 | I | 通道 B 模擬輸入正連接。為實現最佳性能，建議在單通道模式下使用 INA±。差分滿量程輸入電壓由 FS_RANGE_B 寄存器確定（請參閱滿量程電壓（VFS） 調整 部分）。該輸入通過 50Ω 終端電阻器端接至接地。輸入共模電壓通常必須設置為 0V (GND)，必須遵循建議運行條件 表中的建議。該引腳可以在不使用時保持斷開。 |
| INB– | M5 | I | 通道 B 模擬輸入負連接。為實現最佳性能，建議在單通道模式下使用 INA±。有關詳細說明，請參閱 INB+。該輸入通過 50Ω 終端電阻器端接至接地。該引腳可以在不使用時保持斷開。 |
| NCOA0 | C7 | I |
用于 DDC A 的 NCO 選擇控制的最低有效位 (LSB)。當使用復數輸出 JMODE 時，NCOA0 和 NCOA1 從四個可選的 NCO 中選出一個 NCO 用于數字混合。其余未選擇的 NCO 繼續運行以保持相位一致性，可以通過更改 NCOA0 和 NCOA1（當 CMODE = 1 時）的值來交換。此引腳屬于異步輸入類型的引腳。有關更多信息，請參閱 NCO 快速跳頻 (FFH) 和 NCO 選擇部分。不使用時將此引腳連接到 GND。 |
| NCOA1 | D7 | I | 用于 DDC A 的 NCO 選擇控制的 MSB。如果不使用該引腳，則將其連接至 GND。 |
| NCOB0 | K7 | I |
用于 DDC B 的 NCO 選擇控制的最低有效位 (LSB)。當使用復數輸出 JMODE 時，NCOB0 和 NCOB1 從四個可選的 NCO 中選出一個 NCO 用于數字混合。其余未選擇的 NCO 繼續運行以保持相位一致性，可以通過更改 NCOB0 和 NCOB1（當 CMODE = 1 時）的值來交換。此引腳屬于異步輸入類型的引腳。有關更多信息，請參閱 NCO 快速跳頻 (FFH) 和 NCO 選擇部分。不使用時將此引腳連接到 GND。 |
| NCOB1 | J7 | I |
用于 DDC B 的 NCO 選擇控制的 MSB。如果不使用該引腳，則將其連接至 GND。 |
| ORA0 | C8 | O | 通道 A 的 OVR_T0 閾值快速超范圍檢測狀態。當模擬輸入超過 OVR_T0 中編程的閾值時，此狀態指示器將變為高電平。最小脈沖持續時間由 OVR_N 設置。有關更多信息，請參閱 ADC 超范圍檢測部分。該引腳可以在不使用時保持斷開。 |
| ORA1 | D8 | O | 通道 A 的 OVR_T1 閾值快速超范圍檢測狀態。當模擬輸入超過 OVR_T1 中編程的閾值時，此狀態指示器將變為高電平。最小脈沖持續時間由 OVR_N 設置。有關更多信息，請參閱 ADC 超范圍檢測部分。該引腳可以在不使用時保持斷開。 |
| ORB0 | K8 | O | 通道 B 的 OVR_T0 閾值快速超范圍檢測狀態。當模擬輸入超過 OVR_T0 中編程的閾值時，此狀態指示器將變為高電平。最小脈沖持續時間由 OVR_N 設置。有關更多信息，請參閱 ADC 超范圍檢測部分。該引腳可以在不使用時保持斷開。 |
| ORB1 | J8 | O | 通道 B 的 OVR_T1 閾值快速超范圍檢測狀態。當模擬輸入超過 OVR_T1 中編程的閾值時，此狀態指示器將變為高電平。最小脈沖持續時間由 OVR_N 設置。有關更多信息，請參閱 ADC 超范圍檢測部分。該引腳可以在不使用時保持斷開。 |
| PD | K6 | I | 當設置為高電平時，該引腳會禁用所有模擬電路和串行器輸出，以進行溫度二極管校準或在不使用器件時降低功耗。不使用時將此引腳連接到 GND。 |
| SCLK | F8 | I | 串行接口時鐘。此引腳用作串行接口時鐘輸入，可為串行編程數據輸入和輸出提供時鐘。使用串行接口部分更詳細地介紹了串行接口。支持 1.1V 至 1.8V CMOS 電平。 |
| SCS | E8 | I | 串行接口芯片選擇低電平有效輸入。使用串行接口部分更詳細地介紹了串行接口。支持 1.1V 至 1.8V CMOS 電平。該引腳到 VD11 有一個 82kΩ 上拉電阻器。 |
| SDI | G8 | I | 串口數據輸入。使用串行接口部分更詳細地介紹了串行接口。支持 1.1V 至 1.8V CMOS 電平。 |
| SDO | H8 | O | 串行接口數據輸出。使用串行接口部分更詳細地介紹了串行接口。該引腳在器件正常運行期間處于高阻抗狀態。在串行接口讀取操作期間，該引腳輸出 1.9V CMOS 電平。該引腳可以在不使用時保持斷開。 |
| SYNCSE | C2 | I | 單端 JESD204C SYNC 信號。此輸入為低電平有效輸入，當 SYNC_SEL 設置為 0 時，用于在 8B/10B 模式中初始化 JESD204C 串行鏈路。64B/66B 模式不使用 SYNC 信號進行初始化，但可用于 NCO 同步。當在 8B/10B 模式中切換為低電平時，此輸入會啟動代碼組同步（請參閱代碼組同步 (CGS) 部分）。代碼組同步后，必須將此輸入切換為高電平以啟動初始通道對齊序列（請參閱初始通道對齊序列 (ILAS) 部分）。通過將 SYNC_SEL 設置為 1 并使用 TMSTP± 作為差分 SYNC 輸入，可以改用差分 SYNC 信號。如果將差分 SYNC (TMSTP±) 用作 JESD204C SYNC 信號，則應將該引腳連接到 GND。 |
| SYSREF+ | K1 | I | SYSREF 正輸入用于在 JESD204C 接口上實現同步和確定性延遲。該差分輸入（SYSREF+ 至 SYSREF–）具有內部未修整的 100Ω 差分端接，當 SYSREF_LVPECL_EN 設置為 0 時，可以進行交流耦合。當 SYSREF_LVPECL_EN 設置為 0 時，該輸入會自偏置。每個輸入引腳（SYSREF+ 和 SYSREF–）上的終端改為 50Ω 接地，并且當 SYSREF_LVPECL_EN 設置為 1 時，可以進行直流耦合。當 SYSREF_LVPECL_EN 設置為 1 時，該輸入不會自偏置，必須從外部偏置到建議運行條件 表中提供的輸入共模電壓范圍。 |
| SYSREF- | L1 | I | SYSREF 負輸入 |
| TDIODE+ | K2 | I | 溫度二極管正（陽極）連接。可以將外部溫度傳感器連接到 TDIODE+ 和 TDIODE- 來監測器件的結溫。該引腳可以在不使用時保持斷開。 |
| TDIODE– | K3 | I | 溫度二極管負（陰極）連接。該引腳可以在不使用時保持斷開。 |
| TMSTP+ | B1 | I | 時間戳輸入正連接或差分 JESD204C SYNC 正連接。當 TIMESTAMP_EN 設置為 1 時，該輸入為時間戳輸入，用于標記特定采樣。當 SYNC_SEL 設置為 1 時，該差分輸入用作 JESD204C SYNC 信號輸入。此輸入可同時用作時間戳和差分 SYNC 輸入，從而允許使用時間戳機制來反饋 SYNC 信號。當用作 JESD204C SYNC 時，TMSTP±使用低電平有效的信號傳輸方式。有關更多使用信息，請參閱時間戳部分。必須將 TMSTP_RECV_EN 設置為 1 才能使用該輸入。該差分輸入（TMSTP+ 至 TMSTP–）具有內部未修整的 100Ω 差分終端，當 TMSTP_LVPECL_EN 設置為 0 時，可以進行交流耦合。每個輸入引腳（TMSTP+ 和 TMSTP-）上的終端改為 50Ω 接地，并且當 TMSTP_LVPECL_EN 設置為 1 時，可以進行直流耦合。該引腳不會自偏置，因此對于交流和直流耦合配置，必須從外部偏置。當交流和直流耦合時，共模電壓必須處于建議運行條件 表中提供的范圍內。如果 SYNCSE 用于 JESD204C SYNC 且無需使用時間戳功能，則可以將此引腳保持斷開并禁用 (TMSTP_RECV_EN = 0)。 |
| TMSTP– | C1 | I | 時間戳輸入正連接或差分 JESD204C SYNC 負連接。如果 SYNCSE 用于 JESD204C SYNC 且無需使用時間戳功能，則可以將此引腳保持斷開并禁用 (TMSTP_RECV_EN = 0)。 |
| VA11 | C5、D2、D3、D5、E5、F5、G5、H5、J2、J3、J5、K5 | I | 1.1V 模擬電源 |
| VA19 | C4、D4、E2、E3、E4、F4、G4、H2、H3、H4、J4、K4 | I | 1.9V 模擬電源 |
| VD11 | C9、C10、E9、E10、G7、H7、H9、H10、K9、K10 | I | 1.1V 數字電源 |