TRF372017
- Fully Integrated PLL/VCO and IQ Modulator
- LO Frequency from 300 MHz to 4.8 GHz
- 76-dBc Single-Carrier WCDMA ACPR at –8-dBm
Channel Power - OIP3 of 26 dBm
- P1dB of 11.5 dBm
- Integer/Fractional PLL
- Phase Noise –132 dBc/Hz
(at 1 MHz, fVCO of 2.3 GHz) - Low Noise Floor: –160 dBm/Hz
- Input Reference Frequency Range: Up to
160 MHz - VCO Frequency Divided by 1-2-4-8 Output
- APPLICATIONS
- Wireless Infrastructure
- CDMA: IS95, UMTS, CDMA2000,
TD-SCDMA - TDMA: GSM, IS-136, EDGE/UWC-136
- LTE
- CDMA: IS95, UMTS, CDMA2000,
- Wireless Local Loop
- Point-to-Point Wireless Access
- Wireless MAN Wideband Transceivers
- Wireless Infrastructure
All other trademarks are the property of their respective owners
TRF372017 is a high-performance, direct up-conversion device, integrating a high-linearity, low-noise IQ modulator and an integer-fractional PLL/VCO. The VCO uses integrated frequency dividers to achieve a wide, continuous tuning range of 300 MHz to 4800 MHz. The LO is available as an output with independent frequency dividers. The device also accepts input from an external LO or VCO. The modulator baseband inputs can be biased either internally or externally. Internal DC offset adjustment enables carrier cancellation. The device is controlled through a 3-wire serial programming interface (SPI). A control pin invokes power-save mode to reduce power consumption while keeping the VCO locked for fast start-up.
技術文檔
| 類型 | 標題 | 下載最新的英語版本 | 日期 | |||
|---|---|---|---|---|---|---|
| * | 數據表 | TRF372017 Datasheet 數據表 (Rev. E) | 2016年 1月 11日 | |||
| 技術文章 | Can a clock generator act as a jitter cleaner? | PDF | HTML | 2017年 3月 23日 | |||
| 技術文章 | Don’t let bad reference signals destroy the phase noise in your PLL/synthesizer | PDF | HTML | 2017年 1月 10日 | |||
| 技術文章 | What to do when your PLL does not lock | PDF | HTML | 2016年 7月 12日 | |||
| 技術文章 | Issues with jitter, phase noise, lock time or spurs? Check the loop-filter bandwid | PDF | HTML | 2016年 6月 6日 | |||
| 應用手冊 | Characterization Report for FMC30RF | 2014年 9月 18日 | ||||
| 設計指南 | Analog Interfacing Networks for DAC348x and Modulators (TIDA-00077) (Rev. A) | 2013年 8月 14日 | ||||
| 設計指南 | 適用于 Xilinx FPGA 的模擬器件 解決方案指南 | 2012年 4月 24日 | ||||
| 應用手冊 | Supply Noise Effect on Oscillator Phase Noise | 2011年 11月 22日 | ||||
| 用戶指南 | TSW3725 Evaluation Module | 2011年 10月 25日 | ||||
| 應用手冊 | TRF372017 Noise Analysis (Rev. A) | 2011年 10月 7日 | ||||
| EVM 用戶指南 | TRF372017EVM User's Guide (Rev. A) | 2010年 11月 11日 | ||||
| 應用手冊 | LO Harmonic Effect of I/Q Modulator Sideband Suppression | 2010年 5月 10日 | ||||
| 應用手冊 | Fractional/Integer-N PLL Basics | 1998年 5月 13日 |
設計和開發
如需其他信息或資源,請點擊以下任一標題進入詳情頁面查看(如有)。
DAC3283EVM — DAC3283 雙通道、16 位、800MSPS、1x-4x 插值數模轉換器評估模塊
DAC3283EVM 是能讓設計者評估德州儀器 (TI) DAC3283 雙通道 16 位 800MSPS 數模轉換器 (DAC) 的電路板,它具有 8 字節寬 DDR LVDS 數據輸入、集成 2x/4x 內插濾波器,并且在高 IF 時具有出色的線性度。EVM 提供了可在各種時鐘、輸入條件下測試 DAC3283 的靈活環境。作為易于使用的完整射頻發射解決方案,DAC3283EVM 包含用于為 DAC3283 計時的 CDCE62005 時鐘發生器/抖動消除器以及 TRF3704 50MHz 至 6GHz 正交調制器,該調制器可將來自 DAC 的 I/Q 輸出向上變頻為射頻實信號。
該 (...)
TRF372017EVM — TRF372017 評估模塊
ABACO-3P-FMC30RFFPGA — Abaco Systems? FMC30RF FPGA 夾層卡
SLWC095 — TRF372017EVM Design Files
支持的產品和硬件
TIDA-00068 — 具有 DPD 反饋路徑的基站收發器
| 封裝 | 引腳 | CAD 符號、封裝和 3D 模型 |
|---|---|---|
| VQFN (RGZ) | 48 | Ultra Librarian |
訂購和質量
- RoHS
- REACH
- 器件標識
- 引腳鍍層/焊球材料
- MSL 等級/回流焊峰值溫度
- MTBF/時基故障估算
- 材料成分
- 鑒定摘要
- 持續可靠性監測
- 制造廠地點
- 封裝廠地點
推薦產品可能包含與 TI 此產品相關的參數、評估模塊或參考設計。