產品詳情

Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 1 Inputs per channel 1 IOL (max) (mA) 32 IOH (max) (mA) -32 Input type Standard CMOS Output type Push-Pull Features Over-voltage tolerant inputs, Partial power down (Ioff), Ultra high speed (tpd <5ns) Data rate (max) (Mbps) 100 Rating Catalog Operating temperature range (°C) -40 to 125
Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 1 Inputs per channel 1 IOL (max) (mA) 32 IOH (max) (mA) -32 Input type Standard CMOS Output type Push-Pull Features Over-voltage tolerant inputs, Partial power down (Ioff), Ultra high speed (tpd <5ns) Data rate (max) (Mbps) 100 Rating Catalog Operating temperature range (°C) -40 to 125
DSBGA (YZP) 5 2.1875 mm2 1.75 x 1.25 SOT-23 (DBV) 5 8.12 mm2 2.9 x 2.8 SOT-5X3 (DRL) 5 2.56 mm2 1.6 x 1.6 SOT-SC70 (DCK) 5 4.2 mm2 2 x 2.1 USON (DRY) 6 1.45 mm2 1.45 x 1 X2SON (DPW) 5 0.64 mm2 0.8 x 0.8 X2SON (DSF) 6 1 mm2 1 x 1
  • Available in the Ultra Small 0.64-mm2
    Package (DPW) With 0.5-mm Pitch
  • Supports 5-V VCC Operation
  • Inputs Accept Voltages to 5.5 V
  • Provides Down Translation to VCC
  • Max tpd of 3.8 ns at 3.3 V
  • Low Power Consumption, 10-μA Max ICC
  • ±24-mA Output Drive at 3.3 V
  • Ioff Supports Live Insertion, Partial-Power-Down Mode, and Back Drive Protection
  • Latch-Up Performance Exceeds 100 mA
    Per JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 1000-V Charged-Device Model (C101)
  • Available in the Ultra Small 0.64-mm2
    Package (DPW) With 0.5-mm Pitch
  • Supports 5-V VCC Operation
  • Inputs Accept Voltages to 5.5 V
  • Provides Down Translation to VCC
  • Max tpd of 3.8 ns at 3.3 V
  • Low Power Consumption, 10-μA Max ICC
  • ±24-mA Output Drive at 3.3 V
  • Ioff Supports Live Insertion, Partial-Power-Down Mode, and Back Drive Protection
  • Latch-Up Performance Exceeds 100 mA
    Per JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 1000-V Charged-Device Model (C101)

This single 2-input positive-NAND gate is designed for 1.65-V to 5.5-V VCC operation.

The SN74LVC1G00 performs the Boolean function
Y = A × B or Y = A + B in positive logic.

The CMOS device has high output drive while maintaining low static power dissipation over a broad VCC operating range.

The SN74LVC1G00 is available in a variety of packages, including the ultra-small DPW package with a body size of 0.8 mm × 0.8 mm.

This single 2-input positive-NAND gate is designed for 1.65-V to 5.5-V VCC operation.

The SN74LVC1G00 performs the Boolean function
Y = A × B or Y = A + B in positive logic.

The CMOS device has high output drive while maintaining low static power dissipation over a broad VCC operating range.

The SN74LVC1G00 is available in a variety of packages, including the ultra-small DPW package with a body size of 0.8 mm × 0.8 mm.
下載 觀看帶字幕的視頻 視頻

您可能感興趣的相似產品

open-in-new 比較替代產品
功能與比較器件相同，且具有相同引腳
SN74AUP1G00 正在供貨 單路 1 輸入、0.8V 至 3.6V 低功耗與非門 Smaller voltage range (0.8V to 3.6V), longer average propagation delay (8ns), lower average drive strength (4mA)

技術文檔

star =有關此產品的 TI 精選熱門文檔
未找到結果。請清除搜索并重試。
查看全部 32
類型 標題 下載最新的英語版本 日期
* 數據表 SN74LVC1G00 Single 2-Input Positive-NAND Gate 數據表 (Rev. AB) PDF | HTML 2014年 4月 23日
應用手冊 慢速或浮點 CMOS 輸入的影響 (Rev. E) PDF | HTML 英語版 (Rev.E) 2025年 3月 26日
應用手冊 The Davies Sinusoidal Generator PDF | HTML 2022年 10月 31日
選擇指南 Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
應用手冊 Designing and Manufacturing with TI's X2SON Packages 2017年 8月 23日
選擇指南 Logic Guide (Rev. AB) 2017年 6月 12日
應用手冊 How to Select Little Logic (Rev. A) 2016年 7月 26日
應用手冊 Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
選擇指南 邏輯器件指南 2014 (Rev. AA) 最新英語版本 (Rev.AC) PDF | HTML 2014年 11月 17日
選擇指南 小尺寸邏輯器件指南 (Rev. E) 最新英語版本 (Rev.G) 2012年 7月 16日
用戶指南 LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
應用手冊 CMOS 非緩沖反向器在振蕩器電路中的使用 英語版 2006年 3月 23日
應用手冊 選擇正確的電平轉換解決方案 (Rev. A) 英語版 (Rev.A) 2006年 3月 23日
產品概述 Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
應用手冊 Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
用戶指南 Signal Switch Data Book (Rev. A) 2003年 11月 14日
用戶指南 LVC and LV Low-Voltage CMOS Logic Data Book (Rev. B) 2002年 12月 18日
應用手冊 Texas Instruments Little Logic Application Report 2002年 11月 1日
應用手冊 TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
更多文獻資料 Standard Linear & Logic for PCs, Servers & Motherboards 2002年 6月 13日
應用手冊 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B) 2002年 5月 22日
應用手冊 Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002年 5月 10日
更多文獻資料 STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS 2002年 3月 27日
應用手冊 Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
應用手冊 Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997年 8月 1日
應用手冊 CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
應用手冊 LVC Characterization Information 1996年 12月 1日
應用手冊 Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
應用手冊 Live Insertion 1996年 10月 1日
設計指南 Low-Voltage Logic (LVC) Designer's Guide 1996年 9月 1日
應用手冊 Understanding Advanced Bus-Interface Products Design Guide 1996年 5月 1日
選擇指南 Logic Guide (Rev. AC) PDF | HTML 1994年 6月 1日

設計和開發

如需其他信息或資源，請點擊以下任一標題進入詳情頁面查看（如有）。

評估板

5-8-LOGIC-EVM — 支持 5 至 8 引腳 DCK、DCT、DCU、DRL 和 DBV 封裝的通用邏輯評估模塊

靈活的 EVM 設計用于支持具有 5 至 8 引腳數且采用 DCK、DCT、DCU、DRL 或 DBV 封裝的任何器件。
用戶指南: PDF
TI.com 上無現貨
仿真模型

SN74LVC1G00 Behavioral SPICE Model

SCEM646.ZIP (7 KB) - PSpice Model
下載
仿真模型

SN74LVC1G00 IBIS Model (Rev. A)

SCEM165A.ZIP (42 KB) - IBIS Model
下載
參考設計

TIDEP0025 — 用于工業通信和電機控制的單芯片驅動器

該參考設計基于 HEIDENHAIN EnDat 2.2 標準針對位置或旋轉編碼器實現了硬件接口。該平臺還使您能夠在各種工業自動化設備中實現實時 EtherCAT 通信標準。該平臺可以在工業自動化、工廠自動化或工業通信等應用中實現具有小占用空間、低功耗和單芯片解決方案的設計。
設計指南: PDF
原理圖: PDF
參考設計

TIDEP0022 — 具有集成 BiSS C 主控接口的 ARM MPU

BiSS C 主協議在工業通信子系統上的實施 (PRU-ICSS)。該設計提供可編程實時單元 (PRU) 的完整文檔和源代碼。
設計指南: PDF
原理圖: PDF
參考設計

TIDEP0035 — 具有集成 HIPERFACE DSL 主接口的 ARM MPU 參考設計

該參考設計在工業通信子系統 (PRU-ICSS) 上實現了 HIPERFACE DSL 主協議。兩線制接口可將位置反饋線集成到電機電纜中。  它由 AM437x PRU-ICSS 固件和 TIDA-00177 收發器參考設計組成。
設計指南: PDF
原理圖: PDF
參考設計

TIDEP0050 — EnDat 2.2 系統參考設計

此參考設計基于 HEIDENHAIN EnDat 2.2 標準針對位置或旋轉編碼器實現了 EnDat 2.2 主協議棧和硬件接口。此設計由 EnDat 2.2 主協議棧、使用 RS-485 收發器的半雙工通信，以及在 Sitara AM437x 工業開發工具包上實現的線路終端組成。此設計經過充分測試，符合 HEIDENHAIN EnDat 2.2 標準。除了 EnDat 位置反饋之外，AM437x IDK 還能夠支持工業通信和電機驅動，如 AM437x 單芯片電機控制設計指南中所述。
設計指南: PDF
原理圖: PDF
參考設計

TIDEP-0075 — 工業通信網關 PROFINET IRT 轉 PROFIBUS 主站參考設計

PROFINET 可實現高速、確定性通信和企業連接，因此正在成為自動化領域的主要工業以太網協議。但是，PROFIBUS 作為世界上常用的現場總線協議，出于保護過往投資的原因，該協議在未來許多年內仍會占有重要地位并將得到沿用。鑒于流程工廠的混合屬性，該參考設計通過 Sitara? AM57x 處理器的可編程實時單元與工業通信子系統 (PRU-ICSS)，為現有現場總線技術向實時以太網網絡的遷移提供核心支持。該設計在 AM572x 上實現 PROFIBUS 主站與 PROFINET IRT 器件功能：協議棧同步運行于 ARM Cortex-A15 核心，而整個 PROFINET 交換機和 (...)
設計指南: PDF
原理圖: PDF
參考設計

TIDEP0078 — 適用于 AM572x 的 OPC UA 數據訪問服務器參考設計

OPC UA 是一種工業機器對機器協議，設計用于在工業 4.0 下連接的所有機器之間實現互操作性和通信。此參考設計演示了 Matrikon OPC? OPC UA 服務器開發工具包 (SDK) 的使用方法，允許使用嵌入在項目或設計中運行的 OPC-UA 數據訪問 (DA) 服務器進行通信。OPC UA DA 處理實時數據，適用于時間對數據而言至關重要的工業自動化應用。提供了一個參考 OPC UA 服務器部署，用于訪問 AM572x IDK 的 GPIO 功能。可以擴展參考代碼，以便提供 AM572x IDK 板可以訪問的任何數據的 OPC UA 接口，包括通過 (...)
設計指南: PDF
原理圖: PDF
封裝 引腳 CAD 符號、封裝和 3D 模型
DSBGA (YZP) 5 Ultra Librarian
SOT-23 (DBV) 5 Ultra Librarian
SOT-5X3 (DRL) 5 Ultra Librarian
SOT-SC70 (DCK) 5 Ultra Librarian
USON (DRY) 6 Ultra Librarian
X2SON (DPW) 5 Ultra Librarian
X2SON (DSF) 6 Ultra Librarian

訂購和質量

包含信息：
  • RoHS
  • REACH
  • 器件標識
  • 引腳鍍層/焊球材料
  • MSL 等級/回流焊峰值溫度
  • MTBF/時基故障估算
  • 材料成分
  • 鑒定摘要
  • 持續可靠性監測
包含信息：
  • 制造廠地點
  • 封裝廠地點

支持和培訓

視頻