產品詳情

Technology family AUP Supply voltage (min) (V) 0.8 Supply voltage (max) (V) 3.6 Number of channels 1 Inputs per channel 1 IOL (max) (mA) 4 IOH (max) (mA) -4 Input type Standard CMOS Output type Push-Pull Features Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Data rate (max) (Mbps) 100 Rating Catalog Operating temperature range (°C) -40 to 85
Technology family AUP Supply voltage (min) (V) 0.8 Supply voltage (max) (V) 3.6 Number of channels 1 Inputs per channel 1 IOL (max) (mA) 4 IOH (max) (mA) -4 Input type Standard CMOS Output type Push-Pull Features Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Data rate (max) (Mbps) 100 Rating Catalog Operating temperature range (°C) -40 to 85
DSBGA (YFP) 6 1.4000000000000001 mm2 1 x 1.4000000000000001 SOT-23 (DBV) 5 8.12 mm2 2.9 x 2.8 SOT-5X3 (DRL) 5 2.56 mm2 1.6 x 1.6 SOT-SC70 (DCK) 5 4.2 mm2 2 x 2.1 USON (DRY) 6 1.45 mm2 1.45 x 1 X2SON (DPW) 5 0.64 mm2 0.8 x 0.8 X2SON (DSF) 6 1 mm2 1 x 1
  • ESD Performance Tested Per JESD 22
    • 2000-V Human-Body Model (A114-B, Class II)
    • 1000-V Charged-Device Model (C101)
  • Available in the Ultra Small 0.64 mm2 Package (DPW) with 0.5-mm Pitch
  • Low Static-Power Consumption (ICC = 0.9 μA Max)
  • Low Dynamic-Power Consumption (Cpd = 4 pF Typical at 3.3 V)
  • Low Input Capacitance (Ci = 1.5 pF Typical)
  • Low Noise Overshoot and Undershoot <10% of VCC
  • Ioff Supports Live Insertion, Partial-Power-Down Mode, and Back-Drive Protection
  • Input Hysteresis Allows Slow Input Transition and Better Switching Noise Immunity at Input (Vhys = 250 mV Typical at 3.3 V)
  • Wide Operating VCC Range of 0.8 V to 3.6 V
  • Optimized for 3.3-V Operation
  • 3.6-V I/O Tolerant to Support Mixed-Mode Signal Operation
  • tpd = 4.8 ns Maximum at 3.3 V
  • Suitable for Point-to-Point Applications
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
  • ESD Performance Tested Per JESD 22
    • 2000-V Human-Body Model (A114-B, Class II)
    • 1000-V Charged-Device Model (C101)
  • Available in the Ultra Small 0.64 mm2 Package (DPW) with 0.5-mm Pitch
  • Low Static-Power Consumption (ICC = 0.9 μA Max)
  • Low Dynamic-Power Consumption (Cpd = 4 pF Typical at 3.3 V)
  • Low Input Capacitance (Ci = 1.5 pF Typical)
  • Low Noise Overshoot and Undershoot <10% of VCC
  • Ioff Supports Live Insertion, Partial-Power-Down Mode, and Back-Drive Protection
  • Input Hysteresis Allows Slow Input Transition and Better Switching Noise Immunity at Input (Vhys = 250 mV Typical at 3.3 V)
  • Wide Operating VCC Range of 0.8 V to 3.6 V
  • Optimized for 3.3-V Operation
  • 3.6-V I/O Tolerant to Support Mixed-Mode Signal Operation
  • tpd = 4.8 ns Maximum at 3.3 V
  • Suitable for Point-to-Point Applications
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II

This single 2-input positive-NAND gate performs the Boolean function Y = A × B or Y = A + B in positive logic.

This single 2-input positive-NAND gate performs the Boolean function Y = A × B or Y = A + B in positive logic.
下載 觀看帶字幕的視頻 視頻

您可能感興趣的相似產品

open-in-new 比較替代產品
功能與比較器件相同，且具有相同引腳
SN74LVC1G00 正在供貨 單路 2 輸入、1.65V 至 5.5V 與非門 Larger voltage range (1.65V to 5.5V), higher drive average drive strength (24mA)

技術文檔

star =有關此產品的 TI 精選熱門文檔
未找到結果。請清除搜索并重試。
查看全部 10
類型 標題 下載最新的英語版本 日期
* 數據表 SN74AUP1G00 Low-Power Single 2-Input Positive-NAND Gate 數據表 (Rev. J) PDF | HTML 2016年 12月 7日
應用簡報 了解施密特觸發器 (Rev. B) PDF | HTML 英語版 (Rev.B) PDF | HTML 2025年 5月 5日
選擇指南 Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
應用手冊 Designing and Manufacturing with TI's X2SON Packages 2017年 8月 23日
選擇指南 Logic Guide (Rev. AB) 2017年 6月 12日
應用手冊 How to Select Little Logic (Rev. A) 2016年 7月 26日
選擇指南 邏輯器件指南 2014 (Rev. AA) 最新英語版本 (Rev.AC) PDF | HTML 2014年 11月 17日
選擇指南 小尺寸邏輯器件指南 (Rev. E) 最新英語版本 (Rev.G) 2012年 7月 16日
應用手冊 Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
選擇指南 Logic Guide (Rev. AC) PDF | HTML 1994年 6月 1日

設計和開發

如需其他信息或資源，請點擊以下任一標題進入詳情頁面查看（如有）。

評估板

5-8-LOGIC-EVM — 支持 5 至 8 引腳 DCK、DCT、DCU、DRL 和 DBV 封裝的通用邏輯評估模塊

靈活的 EVM 設計用于支持具有 5 至 8 引腳數且采用 DCK、DCT、DCU、DRL 或 DBV 封裝的任何器件。
用戶指南: PDF
TI.com 上無現貨
評估板

HALL-TRIGGER-EVM — 適用于非接觸式霍爾效應變速觸發器、具有外部磁場保護的評估模塊

此評估模塊 (EVM) 使用霍爾效應傳感器，實現了一種可根據按壓位移提供不同電壓輸出的觸發器。與以前的機械式觸發器相比，EVM 采用非接觸式方法來減少磨損，從而延長產品壽命。低功耗霍爾效應開關與負載開關一起使用，可在未按壓觸發器時使系統處于低功耗待機模式。此外，當存在強大的外部磁場時，可選的磁場保護特性可幫助禁用電壓輸出。
用戶指南: PDF | HTML
TI.com 上無現貨
仿真模型

SN74AUP1G00 Behavioral SPICE Model

SCEM695.ZIP (7 KB) - PSpice Model
下載
仿真模型

SN74AUP1G00 IBIS Model (Rev. A)

SCEM461A.ZIP (64 KB) - IBIS Model
下載
參考設計

TIDA-00570 — 用于工業 3D 打印和數字平板印刷的高速 DLP 子系統參考設計

高速 DLP? 子系統參考設計提供系統級 DLP 開發板設計，適用于需要高分辨率、超高速度和生產可靠性的工業數字平版印刷術和 3D 打印應用。該系統設計通過集成最高分辨率的 DLP 數字微鏡器件 DLP9000X 和最快的數字控制器 DLPC910 來提供最大的吞吐量。這種組合具有超過 400 萬個微鏡（WQXGA 分辨率），從而能實現超過 60 千兆比特每秒 (Gbps) 的連續流數據速率。DLPC910 數字控制器還為設計人員提供先進的像素控制，除了可以進行全幀輸入，還可以進行隨機行尋址。這一增加的靈活性支持各種架構，適用于工業、醫療、安全、電信和儀表等應用。
設計指南: PDF
原理圖: PDF
參考設計

TIDA-060032 — 具有外部磁場保護的非接觸式霍爾效應變速觸發器參考設計

該參考設計使用霍爾效應傳感器，實現了一種可根據按壓位移提供不同電壓輸出的觸發器。這些類型的觸發器在無繩電動工具或任何其他使用觸發器位移信息的終端設備中很有用。

與以前的機械式觸發器相比，該設計采用非接觸式方法來減少磨損，從而延長產品壽命。低功耗霍爾效應開關與負載開關一起使用，可在未按壓觸發器時使系統處于低功耗待機模式。此外，當存在強大的外部磁場時，可選的磁場保護特性可幫助禁用電壓輸出。

設計指南: PDF
原理圖: PDF
封裝 引腳 CAD 符號、封裝和 3D 模型
DSBGA (YFP) 6 Ultra Librarian
SOT-23 (DBV) 5 Ultra Librarian
SOT-5X3 (DRL) 5 Ultra Librarian
SOT-SC70 (DCK) 5 Ultra Librarian
USON (DRY) 6 Ultra Librarian
X2SON (DPW) 5 Ultra Librarian
X2SON (DSF) 6 Ultra Librarian

訂購和質量

包含信息：
  • RoHS
  • REACH
  • 器件標識
  • 引腳鍍層/焊球材料
  • MSL 等級/回流焊峰值溫度
  • MTBF/時基故障估算
  • 材料成分
  • 鑒定摘要
  • 持續可靠性監測
包含信息：
  • 制造廠地點
  • 封裝廠地點

支持和培訓

視頻