SN74AUP1G80

正在供貨

低功耗單通道正邊沿觸發式 D 型觸發器

產品詳情

Number of channels 1 Technology family AUP Supply voltage (min) (V) 0.8 Supply voltage (max) (V) 3.6 Input type Standard CMOS Output type Push-Pull Clock frequency (max) (MHz) 260 IOL (max) (mA) 4 IOH (max) (mA) -4 Supply current (max) (μA) 0.9 Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Operating temperature range (°C) -40 to 85 Rating Catalog
Number of channels 1 Technology family AUP Supply voltage (min) (V) 0.8 Supply voltage (max) (V) 3.6 Input type Standard CMOS Output type Push-Pull Clock frequency (max) (MHz) 260 IOL (max) (mA) 4 IOH (max) (mA) -4 Supply current (max) (μA) 0.9 Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Operating temperature range (°C) -40 to 85 Rating Catalog
DSBGA (YFP) 6 1.4000000000000001 mm2 1 x 1.4000000000000001 SOT-23 (DBV) 5 8.12 mm2 2.9 x 2.8 SOT-SC70 (DCK) 5 4.2 mm2 2 x 2.1 USON (DRY) 6 1.45 mm2 1.45 x 1 X2SON (DPW) 5 0.64 mm2 0.8 x 0.8 X2SON (DSF) 6 1 mm2 1 x 1
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
  • ESD Performance Tested Per JESD 22
    • 2000-V Human-Body Model
      (A114-B, Class II)
    • 1000-V Charged-Device Model (C101)
  • Available in the Texas Instruments NanoStar? Package
  • Low Static-Power Consumption
    (ICC = 0.9 μA Maximum)
  • Low Dynamic-Power Consumption
    (Cpd = 4.3 pF Typical at 3.3 V)
  • Low Input Capacitance (Ci = 1.5 pF Typical)
  • Low Noise – Overshoot and Undershoot <10% of VCC
  • Ioff Supports Partial-Power-Down Mode Operation
  • Schmitt-Trigger Action Allows Slow Input Transition and Better Switching Noise Immunity at the Input
    (Vhys = 250 mV Typical at 3.3 V)
  • Wide Operating VCC Range of 0.8 V to 3.6 V
  • Optimized for 3.3-V Operation
  • 3.6-V I/O Tolerant to Support Mixed-Mode Signal Operation
  • tpd = 4.4 ns Maximum at 3.3 V
  • Suitable for Point-to-Point Applications
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
  • ESD Performance Tested Per JESD 22
    • 2000-V Human-Body Model
      (A114-B, Class II)
    • 1000-V Charged-Device Model (C101)
  • Available in the Texas Instruments NanoStar? Package
  • Low Static-Power Consumption
    (ICC = 0.9 μA Maximum)
  • Low Dynamic-Power Consumption
    (Cpd = 4.3 pF Typical at 3.3 V)
  • Low Input Capacitance (Ci = 1.5 pF Typical)
  • Low Noise – Overshoot and Undershoot <10% of VCC
  • Ioff Supports Partial-Power-Down Mode Operation
  • Schmitt-Trigger Action Allows Slow Input Transition and Better Switching Noise Immunity at the Input
    (Vhys = 250 mV Typical at 3.3 V)
  • Wide Operating VCC Range of 0.8 V to 3.6 V
  • Optimized for 3.3-V Operation
  • 3.6-V I/O Tolerant to Support Mixed-Mode Signal Operation
  • tpd = 4.4 ns Maximum at 3.3 V
  • Suitable for Point-to-Point Applications

The AUP family is TI’s premier solution to the industry’s low-power needs in battery-powered portable applications. This family assures a low static- and dynamic-power consumption across the entire VCC range of 0.8 V to 3.6 V, resulting in increased battery life (see AUP – The Lowest-Power Family). This product also maintains excellent signal integrity (see Excellent Signal Integrity).

This is a single positive-edge-triggered D-type flip-flop. When data at the data (D) input meets the setup time requirement, the data is transferred to the Q output on the positive-going edge of the clock pulse. Clock triggering occurs at a voltage level and is not directly related to the rise time of the clock pulse. Following the hold-time interval, data at the D input can be changed without affecting the levels at the outputs.

NanoStar™ package technology is a major breakthrough in IC packaging concepts, using the die as the package.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs when the device is powered down. This inhibits current backflow into the device which prevents damage to the device.

The AUP family is TI’s premier solution to the industry’s low-power needs in battery-powered portable applications. This family assures a low static- and dynamic-power consumption across the entire VCC range of 0.8 V to 3.6 V, resulting in increased battery life (see AUP – The Lowest-Power Family). This product also maintains excellent signal integrity (see Excellent Signal Integrity).

This is a single positive-edge-triggered D-type flip-flop. When data at the data (D) input meets the setup time requirement, the data is transferred to the Q output on the positive-going edge of the clock pulse. Clock triggering occurs at a voltage level and is not directly related to the rise time of the clock pulse. Following the hold-time interval, data at the D input can be changed without affecting the levels at the outputs.

NanoStar™ package technology is a major breakthrough in IC packaging concepts, using the die as the package.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs when the device is powered down. This inhibits current backflow into the device which prevents damage to the device.
下載 觀看帶字幕的視頻 視頻

您可能感興趣的相似產品

open-in-new 比較替代產品
功能優于所比較器件的普遍直接替代產品
SN74LVC1G74 正在供貨 具有清零和預置端的單路正邊沿觸發式 D 型觸發器 Larger voltage range (1.65V to 5.5V), higher drive average drive strength (24mA)
功能與比較器件相同，且具有相同引腳
SN74LVC1G80 正在供貨 單通道正邊沿觸發式 D 型觸發器 Larger voltage range (1.65V to 5.5V), higher drive average drive strength (24mA)

技術文檔

star =有關此產品的 TI 精選熱門文檔
未找到結果。請清除搜索并重試。
查看全部 11
類型 標題 下載最新的英語版本 日期
* 數據表 SN74AUP1G80 Low-Power Single Positive-Edge-Triggered D-Type Flip-Flop 數據表 (Rev. F) PDF | HTML 2017年 7月 20日
應用簡報 了解施密特觸發器 (Rev. B) PDF | HTML 英語版 (Rev.B) PDF | HTML 2025年 5月 5日
應用手冊 Power-Up Behavior of Clocked Devices (Rev. B) PDF | HTML 2022年 12月 15日
選擇指南 Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
應用手冊 Designing and Manufacturing with TI's X2SON Packages 2017年 8月 23日
選擇指南 Logic Guide (Rev. AB) 2017年 6月 12日
應用手冊 How to Select Little Logic (Rev. A) 2016年 7月 26日
選擇指南 邏輯器件指南 2014 (Rev. AA) 最新英語版本 (Rev.AC) PDF | HTML 2014年 11月 17日
選擇指南 小尺寸邏輯器件指南 (Rev. E) 最新英語版本 (Rev.G) 2012年 7月 16日
應用手冊 Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
選擇指南 Logic Guide (Rev. AC) PDF | HTML 1994年 6月 1日

設計和開發

如需其他信息或資源，請點擊以下任一標題進入詳情頁面查看（如有）。

評估板

5-8-LOGIC-EVM — 支持 5 至 8 引腳 DCK、DCT、DCU、DRL 和 DBV 封裝的通用邏輯評估模塊

靈活的 EVM 設計用于支持具有 5 至 8 引腳數且采用 DCK、DCT、DCU、DRL 或 DBV 封裝的任何器件。
用戶指南: PDF
TI.com 上無現貨
仿真模型

SN74AUP1G80 IBIS Model (Rev. B)

SCEM444B.ZIP (64 KB) - IBIS Model
下載
參考設計

TIDA-01056 — 用于在最大限度地減小 EMI 的同時優化供電效率的 20 位 1MSPS DAQ 參考設計

該參考設計適用于高性能數據采集 (DAQ) 系統，它優化了功率級，可降低功耗并最大程度地減小開關穩壓器的 EMI 影響（通過使用 LMS3635-Q1 降壓轉換器）。? 與 LM53635 降壓轉換器相比，該參考設計可在最輕負載電流下將效率提高 7.2%，從而實現 125.25dB 的 SFDR、99dB 的 SNR 和 16.1 的 ENOB。
設計指南: PDF
原理圖: PDF
參考設計

TIDA-01054 — 用于消除高性能 DAQ 系統中 EMI 影響的多軌電源參考設計

TIDA-01054 參考設計借助 LM53635 降壓轉換器，幫助消除 EMI 對 16 位以上數據采集 (DAQ) 系統的性能降級影響。降壓轉換器使設計人員能夠將電源解決方案部署在信號路徑附近，既避免 EMI 導致的噪聲劣化問題，又節省電路板空間。該設計使用 20 位、1-MSPS SAR ADC 實現 100.13 dB 的系統 SNR 性能，幾乎與使用外部電源時的 100.14 dB SNR 性能相當。
設計指南: PDF
原理圖: PDF
參考設計

TIDA-01055 — 適用于高性能 DAQ 系統的 ADC 電壓基準緩沖器優化參考設計

適用于高性能 DAQ 系統的 TIDA-01055 參考設計采用了 TI OPA837 高速運算放大器優化 ADC 參考緩沖器，以提高 SNR 性能并降低功耗。該器件采用復合緩沖器配置，功耗比傳統運算放大器提高了 22%。具有集成緩沖器的電壓基準源通常缺乏在高通道數系統中實現出色性能所需的驅動強度。? 該參考設計可驅動多個 ADC，并使用 18 位、2-MSPS SAR ADC 實現了 15.77 位的系統 ENOB。
設計指南: PDF
原理圖: PDF
參考設計

TIDA-01057 — 用于最大限度提高 20 位 ADC 的信號動態范圍以實現真正 10Vpp 差分輸入的參考設計

該參考設計專為高性能數據采集 (DAQ) 系統設計，用于提高 20 位差分輸入 ADC 的動態范圍。許多 DAQ 系統都需要具有寬 FSR（滿標量程范圍）測量能力，以獲得足夠的信號動態范圍。SAR ADC 的許多早期參考設計都采用了 THS4551 FDA（全差分放大器）。然而，THS4551 的最大電源電壓被限制為 5.4V，這不足以實現最大程度地提高具有 5V 基準電壓的 SAR ADC 的動態范圍所需的真正 10Vpp 差分輸出 (10V FSR)。該參考設計實現了 TI 的最新 THS4561 FDA（最大電源電壓為 12.6V），并探索了真正 10Vpp (...)
設計指南: PDF
原理圖: PDF
參考設計

TIDA-01051 — 針對自動測試設備優化 FPGA 利用率和數據吞吐量的參考設計

TIDA-01051 參考設計用于演示超高通道數的數據采集 (DAQ) 系統（如用在自動測試設備 (ATE) 中的系統）經過優化的通道密度、集成、功耗、時鐘分配和信號鏈性能。利用串行器（如 TI DS90C383B）將多個同步采樣 ADC 輸出與多個 LVDS 線路相結合，可顯著減少主機 FPGA 必須處理的引腳數量。? 因此，單個 FPGA 可處理的 DAQ 通道數量顯著增加，而且電路板布線的復雜度大幅降低。
設計指南: PDF
原理圖: PDF
參考設計

TIDA-01050 — 適用于 18 位 SAR 數據轉換器的優化模擬前端 DAQ 系統參考設計

TIDA-01050 參考設計旨在改善通常與自動測試設備相關的集成、功耗、性能以及時鐘問題。該設計適用于所有 ATE 系統，尤其適合需要大量輸入通道的系統。
設計指南: PDF
原理圖: PDF
參考設計

TIDA-01052 — 使用負電源輸入改進滿量程 THD 的 ADC 驅動器參考設計

TIDA-01052 參考設計旨在突顯在模擬前端驅動器放大器而不是接地上使用負電壓軌系統性能提高。此概念與所有模擬前端相關，但此設計專門針對自動測試設備。
設計指南: PDF
原理圖: PDF
封裝 引腳 CAD 符號、封裝和 3D 模型
DSBGA (YFP) 6 Ultra Librarian
SOT-23 (DBV) 5 Ultra Librarian
SOT-SC70 (DCK) 5 Ultra Librarian
USON (DRY) 6 Ultra Librarian
X2SON (DPW) 5 Ultra Librarian
X2SON (DSF) 6 Ultra Librarian

訂購和質量

包含信息：
  • RoHS
  • REACH
  • 器件標識
  • 引腳鍍層/焊球材料
  • MSL 等級/回流焊峰值溫度
  • MTBF/時基故障估算
  • 材料成分
  • 鑒定摘要
  • 持續可靠性監測
包含信息：
  • 制造廠地點
  • 封裝廠地點

支持和培訓

視頻