產品詳情

Function Cascaded PLLs Number of outputs 6 RMS jitter (fs) 150 Output frequency (min) (MHz) 0.35 Output frequency (max) (MHz) 1570 Input type LVCMOS, LVDS, LVPECL Output type LVCMOS, LVDS, LVPECL Supply voltage (min) (V) 3.15 Supply voltage (max) (V) 3.45 Features Integrated VCO Rating Catalog Operating temperature range (°C) -40 to 85 Number of input channels 2
Function Cascaded PLLs Number of outputs 6 RMS jitter (fs) 150 Output frequency (min) (MHz) 0.35 Output frequency (max) (MHz) 1570 Input type LVCMOS, LVDS, LVPECL Output type LVCMOS, LVDS, LVPECL Supply voltage (min) (V) 3.15 Supply voltage (max) (V) 3.45 Features Integrated VCO Rating Catalog Operating temperature range (°C) -40 to 85 Number of input channels 2
WQFN (RHS) 48 49 mm2 7 x 7

  • Cascaded PLLatinum PLL Architecture

  • PLL1

  • Phase detector rate of up to 40 MHz
  • Integrated Low-Noise Crystal Oscillator Circuit
  • Dual redundant input reference clock with LOS
  • PLL2

  • Normalized [1 Hz] PLL noise floor of -224 dBc/Hz
  • Phase detector rate up to 100 MHz
  • Input frequency-doubler
  • Integrated Low-Noise VCO
  • Ultra-Low RMS Jitter Performance

  • 150 fs RMS jitter (12 kHz – 20 MHz)
  • 200 fs RMS jitter (100 Hz – 20 MHz)
  • LVPECL/2VPECL, LVDS, and LVCMOS outputs
  • Support clock rates up to 1080 MHz
  • Default Clock Output (CLKout2) at power up
  • Five dedicated channel divider and delay blocks
  • Pin compatible family of clocking devices
  • Industrial Temperature Range: -40 to 85 °C
  • 3.15 V to 3.45 V operation
  • Package: 48 pin LLP (7.0 x 7.0 x 0.8 mm)

    • Target Applications

  • Data Converter Clocking
  • Wireless Infrastructure
  • Networking, SONET/SDH, DSLAM
  • Medical
  • Military / Aerospace
  • Test and Measurement
  • Video
    •

  • Cascaded PLLatinum PLL Architecture

  • PLL1

  • Phase detector rate of up to 40 MHz
  • Integrated Low-Noise Crystal Oscillator Circuit
  • Dual redundant input reference clock with LOS
  • PLL2

  • Normalized [1 Hz] PLL noise floor of -224 dBc/Hz
  • Phase detector rate up to 100 MHz
  • Input frequency-doubler
  • Integrated Low-Noise VCO
  • Ultra-Low RMS Jitter Performance

  • 150 fs RMS jitter (12 kHz – 20 MHz)
  • 200 fs RMS jitter (100 Hz – 20 MHz)
  • LVPECL/2VPECL, LVDS, and LVCMOS outputs
  • Support clock rates up to 1080 MHz
  • Default Clock Output (CLKout2) at power up
  • Five dedicated channel divider and delay blocks
  • Pin compatible family of clocking devices
  • Industrial Temperature Range: -40 to 85 °C
  • 3.15 V to 3.45 V operation
  • Package: 48 pin LLP (7.0 x 7.0 x 0.8 mm)

    • Target Applications

  • Data Converter Clocking
  • Wireless Infrastructure
  • Networking, SONET/SDH, DSLAM
  • Medical
  • Military / Aerospace
  • Test and Measurement
  • Video
    •

    The LMK04000 family of precision clock conditioners provides low-noise jitter cleaning, clock multiplication and distribution without the need for high-performance voltage controlled crystal oscillators (VCXO) module. Using a cascaded PLLatinum architecture combined with an external crystal and varactor diode, the LMK04000 family provides sub-200 femtosecond (fs) root mean square (RMS) jitter performance.

    The cascaded architecture consists of two high-performance phase-locked loops (PLL), a low-noise crystal oscillator circuit, and a high-performance voltage controlled oscillator (VCO). The first PLL (PLL1) provides a low-noise jitter cleaner function while the second PLL (PLL2) performs the clock generation. PLL1 can be configured to either work with an external VCXO module or use the integrated crystal oscillator with an external crystal and a varactor diode. When used with a very narrow loop bandwidth, PLL1 uses the superior close-in phase noise (offsets below 50 kHz) of the VCXO module or the crystal to clean the input clock. The output of PLL1 is used as the clean input reference to PLL2 where it locks the integrated VCO. The loop bandwidth of PLL2 can be optimized to clean the far-out phase noise (offsets above 50 kHz) where the integrated VCO outperforms the VCXO module or crystal used in PLL1.

    The LMK04000 family features dual redundant inputs, five differential outputs, and an optional default-clock upon power up. The input block is equipped with loss of signal detection and automatic or manual selection of the reference clock. Each clock output consists of a programmable divider, a phase synchronization circuit, a programmable delay, and an LVDS, LVPECL, or LVCMOS output buffer. The default startup clock is available on CLKout2 and it can be used to provide an initial clock for the field-programmable gate array (FPGA) or microcontroller that programs the jitter cleaner during the system power up sequence.

    The LMK04000 family of precision clock conditioners provides low-noise jitter cleaning, clock multiplication and distribution without the need for high-performance voltage controlled crystal oscillators (VCXO) module. Using a cascaded PLLatinum architecture combined with an external crystal and varactor diode, the LMK04000 family provides sub-200 femtosecond (fs) root mean square (RMS) jitter performance.

    The cascaded architecture consists of two high-performance phase-locked loops (PLL), a low-noise crystal oscillator circuit, and a high-performance voltage controlled oscillator (VCO). The first PLL (PLL1) provides a low-noise jitter cleaner function while the second PLL (PLL2) performs the clock generation. PLL1 can be configured to either work with an external VCXO module or use the integrated crystal oscillator with an external crystal and a varactor diode. When used with a very narrow loop bandwidth, PLL1 uses the superior close-in phase noise (offsets below 50 kHz) of the VCXO module or the crystal to clean the input clock. The output of PLL1 is used as the clean input reference to PLL2 where it locks the integrated VCO. The loop bandwidth of PLL2 can be optimized to clean the far-out phase noise (offsets above 50 kHz) where the integrated VCO outperforms the VCXO module or crystal used in PLL1.

    The LMK04000 family features dual redundant inputs, five differential outputs, and an optional default-clock upon power up. The input block is equipped with loss of signal detection and automatic or manual selection of the reference clock. Each clock output consists of a programmable divider, a phase synchronization circuit, a programmable delay, and an LVDS, LVPECL, or LVCMOS output buffer. The default startup clock is available on CLKout2 and it can be used to provide an initial clock for the field-programmable gate array (FPGA) or microcontroller that programs the jitter cleaner during the system power up sequence.

    下載 觀看帶字幕的視頻 視頻

    您可能感興趣的相似產品

    open-in-new 比較替代產品
    功能與比較器件相似
    LMK01000 正在供貨 具有 3 個 LVDS 和 5 個 LVPECL 輸出的 1.6GHz 高性能時鐘緩沖器、分頻器和分配器 LMK04808( it has additional features and better performance)

    技術文檔

    star =有關此產品的 TI 精選熱門文檔
    未找到結果。請清除搜索并重試。
    查看全部 11
    類型 標題 下載最新的英語版本 日期
    * 數據表 LMK04000 Family Low-Noise Clock Jitter Cleaner with Cascaded PLLs 數據表 (Rev. J) 2011年 9月 19日
    用戶指南 LMK040xx Evaluation Board User's Guide (Rev. B) 2015年 1月 8日
    應用手冊 AN-1910 LMK04000 Family Phase Noise Characterization (Rev. A) 2013年 4月 26日
    應用手冊 AN-1939 Crystal Based Oscillator Design with the LMK04000 Family (Rev. A) 2013年 4月 26日
    EVM 用戶指南 AN-1942 LMH6517 Evaluation Board (Rev. B) 2013年 4月 26日
    應用手冊 AN-1950 Silently Powering Low Noise Applications (Rev. A) 2013年 4月 22日
    用戶指南 High-IF Sub-sampling Receiver Subsystem User Guide 2012年 1月 27日
    用戶指南 SP16130CH4RB Low IF Receiver Reference Design User Guide 2012年 1月 27日
    應用手冊 App Note 1939 Crystal Based Oscillator Design with LMK04000 Family 最新英語版本 (Rev.A) 2009年 3月 13日
    應用手冊 Application Note 1910 LMK04000 Family Phase Noise Characterization (cn) 最新英語版本 (Rev.A) 2009年 1月 15日
    設計指南 Clock Conditioner Owner's Manual 2006年 11月 10日

    設計和開發

    如需其他信息或資源，請點擊以下任一標題進入詳情頁面查看（如有）。

    軟件編程工具

    CODELOADER — CodeLoader Device Register Programming v4.19.0

    The CodeLoader 4 software is used to program the LMX PLLs and LMK timing devices through either the USB or line print terminal (LPT) port of a computer. This software also provides information on how to program the device by showing the bits that are actually sent.

    Which software do I use?

    Product

    (...)

    支持的產品和硬件

    支持的產品和硬件

    產品
    時鐘發生器
    LMK02000 — 具有集成 PLL 和 3 個 LVDS/5 個 LVPECL 輸出的 1 至 800MHz 精密時鐘分配器 LMK02002 — 具有集成 PLL 和 4 個 LVPECL 輸出的 1 至 800MHz 精密時鐘分配器 LMK03000 — 具有集成 VCO 的 1185 至 1296MHz、800fs RMS 抖動、精密時鐘調節器 LMK03001 — 具有集成 VCO 的 1470 至 1570MHz、800FS RMS 抖動、精密時鐘調節器 LMK03002 — 具有集成 VCO 的 1566 至 1724MHz、800FS RMS 抖動、精密時鐘調節器 LMK03033 — 具有集成 VCO 的 1843 至 2160MHz、800FS RMS 抖動、精密時鐘調節器 LMK03200 — 具有集成 VCO 的精密 0 延遲時鐘調節器 LMK03806 — 具有 14 路輸出的超低抖動時鐘發生器
    時鐘緩沖器
    LMK01000 — 具有 3 個 LVDS 和 5 個 LVPECL 輸出的 1.6GHz 高性能時鐘緩沖器、分頻器和分配器 LMK01010 — 具有 8 個 LVDS 輸出的 1.6GHz 高性能時鐘緩沖器、分頻器和分配器 LMK01020 — 具有 8 個 LVPECL 輸出的 1.6GHz 高性能時鐘緩沖器、分頻器和分配器 LMK01801 — 雙路時鐘分配
    時鐘抖動清除器
    LMK04000 — 具有級聯 PLL 的精密時鐘調節器低噪聲時鐘抖動消除器 LMK04001 — 具有 1430MHz 至 1570MHz VCO 的低噪聲抖動消除器：3 路輸出用于 2VPEC/LVPEC+4 路輸出用于 LVCMOS LMK04002 — 具有 1600MHz 至 1750MHz VCO 的低噪聲抖動消除器：3 路輸出用于 2VPEC/LVPEC+4 路輸出用于 LVCMOS LMK04010 — 具有 1185 至 1296MHz VCO 的低噪聲抖動消除器：5 路輸出用于 2VPEC/LVPEC LMK04011 — 具有 1430 至 1570MHz VCO 的低噪聲抖動消除器：5 路輸出用于 2VPEC/LVPEC LMK04031 — 具有 1430MHz 至 1570MHz VCO 的低噪聲抖動消除器：2 路輸出用于 2VPEC/LVPEC+LVDS+LVCMOS LMK04033 — 具有 1840MHz 至 2160MHz VCO 的低噪聲抖動消除器：2 路輸出用于 2VPEC/LVPEC+LVDS+LVCMOS LMK04100 — 具有級聯 PLL 的精密時鐘調節器時鐘抖動消除器 LMK04101 — 具有集成式 1430MHz 至 1570MHz VCO 的抖動消除器：3 路輸出用于 2VPEC/LVPEC+4 路輸出用于 LVCMOS LMK04102 — 具有集成式 1600MHz 至 1750MHz VCO 的抖動消除器：3 路輸出用于 2VPEC/LVPEC+4 路輸出用于 LVCMOS LMK04110 — 具有集成式 1185MHz 至 1296MHz VCO 的抖動消除器：5 路輸出用于 2VPEC/LVPEC LMK04111 — 具有集成式 1430MHz 至 1570MHz VCO 的抖動消除器：5 路輸出用于 2VPEC/LVPEC LMK04131 — 具有集成式 1430MHz 至 1570MHz VCO 的抖動消除器：2 路輸出用于 2VPEC/LVPEC+LVDS+LVCMOS LMK04133 — 具有集成式 1840MHz 至 2160MHz VCO 的抖動消除器：2 路輸出用于 2VPEC/LVPEC+LVDS+LVCMOS LMK04208 — 具有 6 個可編程輸出的超低噪聲時鐘抖動消除器 LMK04228 — 具有雙環 PLL 的超低噪聲時鐘抖動消除器 LMK04806 — 具有雙級聯 PLL 和集成式 2.5GHz VCO 的低噪聲時鐘抖動消除器 LMK04808 — 具有雙環路 PLL 和集成式 2.9GHz VCO 的低噪聲時鐘抖動消除器 LMK04816 — 具有雙環 PLL 的三輸入低噪聲時鐘抖動消除器 LMK04821 — 支持 JESD204B 的超低抖動合成器和抖動消除器 LMK04826 — 具有集成式 1840 至 1970MHz VCO0 且符合 JESD204B 標準的超低噪聲時鐘抖動消除器 LMK04906 — 帶 6 路可編程輸出的超低噪聲時鐘抖動消除器/倍頻器
    射頻 PLL 和合成器
    LMX2430 — 用于射頻個人通信的 3.0GHz/0.8GHz PLLatinum 雙路高頻合成器 LMX2433 — 用于射頻個人通信的 3.6GHz/1.7GHz PLLatinum 雙路高頻合成器 LMX2434 — 用于射頻個人通信的 5.0GHz/2.5GHz PLLatinum 低功耗雙路頻率合成器 LMX2470 — 具有 800MHz 整數 N PLL 的 2.6GHz Δ-Σ 分數 N PLL LMX2485 — 用于射頻個人通信的 500MHz 至 3GHz Δ-Σ 低功耗雙路 PLL LMX2485E — 用于射頻個人通信的 50MHz 至 3GHz Δ-Σ 低功耗雙路 PLL LMX2485Q-Q1 — 500MHz 至 3GHz 汽車級 Δ-Σ 低功耗雙路 PLL LMX2486 — 用于射頻個人通信的 1GHz 至 4.5GHz Δ-Σ 低功耗雙路 PLL LMX2487 — 具有 3.0GHz 整數 PLL 的 1 至 6GHz Δ-Σ 低功耗雙路 PLLatinum 頻率合成器 LMX2487E — 用于射頻個人通信的 3GHz 至 7.5GHz Δ-Σ 低功耗雙路 PLL LMX2502 — 具有集成 VCO 的頻率合成器系統 LMX2522 — 具有集成 VCO 的 PLLatinum 雙路頻率合成器系統 LMX2531 — 具有集成 VCO 的高性能頻率合成器系統 LMX2541 — 具有集成 VCO 的超低噪聲 PLLatinum 頻率合成器 LMX2581 — 具有集成 VCO 的 3.76GHz 寬帶頻率合成器
    硬件開發
    評估板
    LMK00301EVAL — LMK00301 評估板 LMK01000EVAL — 1.6 GHz 低噪聲時鐘緩沖器、除法器和分配器 LMK03033CEVAL — 具有集成 VCO (1843 - 2160 MHz) 的精密時鐘調節器 LMK03806BEVAL — LMK03806B 評估板
    支持軟件

    CLOCKDESIGNTOOL — Clock Design Tool Software

    The Clock Design Tool software helps with part selection, loop filter design and simulation of timing device solutions. When you enter desired output frequencies and a reference frequency (optional), the tool provides TI devices to meet the specified requirements, divider values and a recommended (...)

    支持的產品和硬件

    支持的產品和硬件

    產品
    時鐘發生器
    LMK02000 — 具有集成 PLL 和 3 個 LVDS/5 個 LVPECL 輸出的 1 至 800MHz 精密時鐘分配器 LMK02002 — 具有集成 PLL 和 4 個 LVPECL 輸出的 1 至 800MHz 精密時鐘分配器 LMK03000 — 具有集成 VCO 的 1185 至 1296MHz、800fs RMS 抖動、精密時鐘調節器 LMK03001 — 具有集成 VCO 的 1470 至 1570MHz、800FS RMS 抖動、精密時鐘調節器 LMK03002 — 具有集成 VCO 的 1566 至 1724MHz、800FS RMS 抖動、精密時鐘調節器 LMK03033 — 具有集成 VCO 的 1843 至 2160MHz、800FS RMS 抖動、精密時鐘調節器 LMK03200 — 具有集成 VCO 的精密 0 延遲時鐘調節器 LMK03806 — 具有 14 路輸出的超低抖動時鐘發生器
    時鐘緩沖器
    LMK00301 — 3-GHz 10 路輸出差動扇出緩沖器/電平轉換器 LMK00304 — 具有 4 個可配置輸出的 3.1GHz 差動時鐘緩沖器/電平轉換器 LMK00306 — 具有 6 個可配置輸出的 3.1GHz 差動時鐘緩沖器/電平轉換器 LMK00308 — 具有 8 個可配置輸出的 3.1GHz 差動時鐘緩沖器/電平轉換器 LMK01000 — 具有 3 個 LVDS 和 5 個 LVPECL 輸出的 1.6GHz 高性能時鐘緩沖器、分頻器和分配器 LMK01010 — 具有 8 個 LVDS 輸出的 1.6GHz 高性能時鐘緩沖器、分頻器和分配器 LMK01020 — 具有 8 個 LVPECL 輸出的 1.6GHz 高性能時鐘緩沖器、分頻器和分配器 LMK01801 — 雙路時鐘分配
    時鐘抖動清除器
    LMK04000 — 具有級聯 PLL 的精密時鐘調節器低噪聲時鐘抖動消除器 LMK04001 — 具有 1430MHz 至 1570MHz VCO 的低噪聲抖動消除器：3 路輸出用于 2VPEC/LVPEC+4 路輸出用于 LVCMOS LMK04002 — 具有 1600MHz 至 1750MHz VCO 的低噪聲抖動消除器：3 路輸出用于 2VPEC/LVPEC+4 路輸出用于 LVCMOS LMK04010 — 具有 1185 至 1296MHz VCO 的低噪聲抖動消除器：5 路輸出用于 2VPEC/LVPEC LMK04011 — 具有 1430 至 1570MHz VCO 的低噪聲抖動消除器：5 路輸出用于 2VPEC/LVPEC LMK04031 — 具有 1430MHz 至 1570MHz VCO 的低噪聲抖動消除器：2 路輸出用于 2VPEC/LVPEC+LVDS+LVCMOS LMK04033 — 具有 1840MHz 至 2160MHz VCO 的低噪聲抖動消除器：2 路輸出用于 2VPEC/LVPEC+LVDS+LVCMOS LMK04100 — 具有級聯 PLL 的精密時鐘調節器時鐘抖動消除器 LMK04101 — 具有集成式 1430MHz 至 1570MHz VCO 的抖動消除器：3 路輸出用于 2VPEC/LVPEC+4 路輸出用于 LVCMOS LMK04102 — 具有集成式 1600MHz 至 1750MHz VCO 的抖動消除器：3 路輸出用于 2VPEC/LVPEC+4 路輸出用于 LVCMOS LMK04110 — 具有集成式 1185MHz 至 1296MHz VCO 的抖動消除器：5 路輸出用于 2VPEC/LVPEC LMK04111 — 具有集成式 1430MHz 至 1570MHz VCO 的抖動消除器：5 路輸出用于 2VPEC/LVPEC LMK04131 — 具有集成式 1430MHz 至 1570MHz VCO 的抖動消除器：2 路輸出用于 2VPEC/LVPEC+LVDS+LVCMOS LMK04133 — 具有集成式 1840MHz 至 2160MHz VCO 的抖動消除器：2 路輸出用于 2VPEC/LVPEC+LVDS+LVCMOS LMK04208 — 具有 6 個可編程輸出的超低噪聲時鐘抖動消除器 LMK04228 — 具有雙環 PLL 的超低噪聲時鐘抖動消除器 LMK04806 — 具有雙級聯 PLL 和集成式 2.5GHz VCO 的低噪聲時鐘抖動消除器 LMK04808 — 具有雙環路 PLL 和集成式 2.9GHz VCO 的低噪聲時鐘抖動消除器 LMK04816 — 具有雙環 PLL 的三輸入低噪聲時鐘抖動消除器 LMK04826 — 具有集成式 1840 至 1970MHz VCO0 且符合 JESD204B 標準的超低噪聲時鐘抖動消除器 LMK04828 — 具有集成式 2370 至 2630MHz VCO0 且符合 JESD204B 標準的超低噪聲時鐘抖動消除器 LMK04906 — 帶 6 路可編程輸出的超低噪聲時鐘抖動消除器/倍頻器
    射頻 PLL 和合成器
    LMX2430 — 用于射頻個人通信的 3.0GHz/0.8GHz PLLatinum 雙路高頻合成器 LMX2433 — 用于射頻個人通信的 3.6GHz/1.7GHz PLLatinum 雙路高頻合成器 LMX2434 — 用于射頻個人通信的 5.0GHz/2.5GHz PLLatinum 低功耗雙路頻率合成器 LMX2485 — 用于射頻個人通信的 500MHz 至 3GHz Δ-Σ 低功耗雙路 PLL LMX2485E — 用于射頻個人通信的 50MHz 至 3GHz Δ-Σ 低功耗雙路 PLL LMX2485Q-Q1 — 500MHz 至 3GHz 汽車級 Δ-Σ 低功耗雙路 PLL LMX2486 — 用于射頻個人通信的 1GHz 至 4.5GHz Δ-Σ 低功耗雙路 PLL LMX2487 — 具有 3.0GHz 整數 PLL 的 1 至 6GHz Δ-Σ 低功耗雙路 PLLatinum 頻率合成器 LMX2487E — 用于射頻個人通信的 3GHz 至 7.5GHz Δ-Σ 低功耗雙路 PLL LMX2531 — 具有集成 VCO 的高性能頻率合成器系統 LMX2541 — 具有集成 VCO 的超低噪聲 PLLatinum 頻率合成器 LMX2581 — 具有集成 VCO 的 3.76GHz 寬帶頻率合成器
    仿真模型

    LMK04031 IBIS Model

    SNOM112.ZIP (58 KB) - IBIS Model
    下載
    模擬工具

    PSPICE-FOR-TI — PSpice? for TI 設計和仿真工具

    PSpice? for TI 可提供幫助評估模擬電路功能的設計和仿真環境。此功能齊全的設計和仿真套件使用 Cadence? 的模擬分析引擎。PSpice for TI 可免費使用，包括業內超大的模型庫之一，涵蓋我們的模擬和電源產品系列以及精選的模擬行為模型。

    借助?PSpice for TI 的設計和仿真環境及其內置的模型庫，您可對復雜的混合信號設計進行仿真。創建完整的終端設備設計和原型解決方案，然后再進行布局和制造，可縮短產品上市時間并降低開發成本。?

    在?PSpice for TI 設計和仿真工具中，您可以搜索 TI (...)
    發送申請
    封裝 引腳 CAD 符號、封裝和 3D 模型
    WQFN (RHS) 48 Ultra Librarian

    訂購和質量

    包含信息：
    • RoHS
    • REACH
    • 器件標識
    • 引腳鍍層/焊球材料
    • MSL 等級/回流焊峰值溫度
    • MTBF/時基故障估算
    • 材料成分
    • 鑒定摘要
    • 持續可靠性監測
    包含信息：
    • 制造廠地點
    • 封裝廠地點

    推薦產品可能包含與 TI 此產品相關的參數、評估模塊或參考設計。

    支持和培訓

    視頻