CDCE6214
- 通過 RMS 抖動和雜散(12kHz – 20MHz,Fout > 100MHz)可將高性能、低功耗分數 N PLL 配置如下:
- 整數模式:
- 差分輸出:典型值 (typ.) 為 350fs,最大 (max) 為 600fs
- LVCMOS 輸出:1.05ps 典型值,1.5ps 最大值
- 分數模式:
- 差分輸出:1.7ps 典型值,2.1ps 最大值
- LVCMOS 輸出:2.0ps 典型值,4.0ps 最大值
- 整數模式:
- 支持有 SSC 的 PCIe Gen1/2/3/4 和無 SSC 的 Gen 1/2/3/4/5/6
- 典型功耗:4 輸出通道為 65mA,單輸出通道為 23mA。
- 通用時鐘輸入
- 差分交流耦合或 LVCMOS:10MHz 至 200MHz
- 晶振:10MHz 至 50MHz
- 靈活的輸出時鐘分配
- 4 通道分頻器:多達五個獨特輸出頻率,范圍為 24kHz 至 328.125MHz
- OUT0 – OUT4 引腳具有類似 LVDS、LP-HCSL 或 LVCMOS 輸出
- 無毛刺輸出分頻器切換和輸出通道同步
- 通過 GPIO 和寄存器實現獨立輸出使能端
- 頻率裕量選項
- DCO 模式:頻率遞增/遞減,步長為10ppb 或更小
- 完全集成的可配置環(huán)路帶寬:100kHz 至 1.6MHz
- 單電源或混合電源可進行電平轉換:1.8V、2.5V、3.3V
- 可配置的 GPIO 和靈活的配置選項
- 兼容 I2C 的接口:頻率高達 400kHz
- 具有兩個頁面和外部選擇引腳的集成 EEPROM。可現場編程。
- 支持 100Ω 系統(tǒng)
- 電磁輻射低
- 小尺寸:24 引腳 VQFN (4 mm × 4 mm)
CDCE6214 是一款 四通道、超低功耗、中級抖動時鐘發(fā)生器,可生成五個在各種驅動器模式之間可選的獨立時鐘輸出。輸入源可以是單端或差分輸入時鐘源,也可以是晶體。CDCE6214 具有一個分數 N PLL,可在任何輸入頻率下合成不相關的基礎頻率??赏ㄟ^ I2C 接口對 CDCE6214 進行配置。無串行接口時,可以在引腳模式下將 GPIO 引腳用于對產品進行獨特配置。
只能在回退模式下通過 I2C 接口配置 CDCE6214。無串行接口時,可以在引腳模式下將 GPIO 引腳用于對產品進行獨特配置。
片上 EEPROM 可用于更改配置,通過引腳可預選配置。該器件提供具有無干擾操作的頻率裕量選項,以支持系統(tǒng)設計驗證測試 (DVT) 和以太網音頻/視頻橋接 (eAVB)。通過在 DCO 模式下控制分數反饋分頻器,可在任何輸出通道上提供精細的頻率裕量。
內部電源調理功能提供出色的電源紋波抑制 (PSRR),降低了電源分配網絡的成本和復雜性。模擬和數字內核塊由 1.8V、2.5V 或 3.3V±5% 電源供電,輸出塊由 1.8V、2.5V 或 3.3V±5% 電源供電。
CDCE6214 采用小外形封裝并具有超低功耗,可根據單個基準實現高性能時鐘樹。工廠和用戶可編程的 EEPROM 特性使得 CDCE6214 成為一款低功耗、方便易用、瞬時啟動的時鐘器件。
您可能感興趣的相似產品
功能與比較器件相同,但引腳排列有所不同
技術文檔
| 類型 | 標題 | 下載最新的英語版本 | 日期 | |||
|---|---|---|---|---|---|---|
| * | 數據表 | CDCE6214 具有一個 PLL、四個差分輸出、兩個輸入和內部 EEPROM 的超低功耗時鐘發(fā)生器 數據表 (Rev. A) | PDF | HTML | 英語版 (Rev.A) | PDF | HTML | 2025年 9月 29日 |
| 應用手冊 | PCIe 應用的時鐘 | PDF | HTML | 英語版 | PDF | HTML | 2023年 11月 29日 | |
| 用戶指南 | CDCE6214-Q1 Registers (Rev. B) | 2019年 11月 27日 |
設計和開發(fā)
如需其他信息或資源,請點擊以下任一標題進入詳情頁面查看(如有)。
CDCE6214-Q1EVM — 4 路差分輸出和 1 路 LVCMOS 輸出時鐘發(fā)生器評估模塊
評估模塊提供一個基于 USB 的接口,用于訪問 I2C 總線以與 CDCE6214-Q1 進行通信。引腳控制模式可以將器件設置為特定的工作模式。
ACROVIEW-3P-AP6000 — AP6000 programmer support all TI programmable chips, including EP Product, Power ICs, and Gauge ICs
AP6000, launched by Acroview, is a universal programmer designed to support TI ICs across all series. Leveraging Acroview's highly skilled algorithm R&D engineering team, it delivers the fastest chip support speed in the industry.The AP6000 is capable of programming 8 chips simultaneously, and (...)
ACROVIEW-3P-AP8000 — AP8000 Universal Programming System, including all TI programmable chips.
AP8000 is a leading technology platform of Universal Programming developed by Acroview. We have an accomplished team of algorithm R&D engineers, to offer the fastest chip support software development service among the industry. The AP8000 can support the programming of 8 chips simultaneously. (...)
CLOCK-TREE-ARCHITECT — 時鐘樹架構編程軟件
PSPICE-FOR-TI — PSpice? for TI 設計和仿真工具
借助?PSpice for TI 的設計和仿真環(huán)境及其內置的模型庫,您可對復雜的混合信號設計進行仿真。創(chuàng)建完整的終端設備設計和原型解決方案,然后再進行布局和制造,可縮短產品上市時間并降低開發(fā)成本。?
在?PSpice for TI 設計和仿真工具中,您可以搜索 TI (...)
| 封裝 | 引腳 | CAD 符號、封裝和 3D 模型 |
|---|---|---|
| VQFN (RGE) | 24 | Ultra Librarian |
訂購和質量
- RoHS
- REACH
- 器件標識
- 引腳鍍層/焊球材料
- MSL 等級/回流焊峰值溫度
- MTBF/時基故障估算
- 材料成分
- 鑒定摘要
- 持續(xù)可靠性監(jiān)測
- 制造廠地點
- 封裝廠地點
推薦產品可能包含與 TI 此產品相關的參數、評估模塊或參考設計。