ZHCUAZ5A April 2023 – September 2023 PGA855
4 電源連接
PGA855EVM 使用兩組電壓電源：輸入級和輸出級。該器件運行時使用 ±4V (8V) 至 ±18V (36V) 的輸入級電源和 ±2.25V (4.5V) 至 ±18V (36V) 的輸出級電源。輸出級電源電壓不得超過輸入級電源電壓。
PGA855EVM 的輸入級電源連接通過 EVM 頂部的連接器 J13 來提供。輸入級正電源連接標(biāo)記為 +VCC，負電源連接標(biāo)記為 -VEE，接地連接標(biāo)記為 GND。若要將電源連接到 PGA855EVM，請將電線插入 J13 的每個端子，然后擰緊螺釘以進行連接。表 6-2 總結(jié)了電源連接器 J1 的引腳定義以及每個電源連接的允許電壓范圍。
表 4-1 PGA855EVM 電源電壓范圍規(guī)格
| 連接器引腳編號 | 電源連接 | 電壓范圍 |
|---|---|---|
| J13.3 | 輸入級正電源 (+VCC) | 單電源，VS = +VCC：8V 至 36V 雙電源，VS = (+VCC) – (–VEE)：4V 至 18V |
| J13.2 | 接地 | 0V |
| J13.1 | 負電源 (–VEE) | 單電源，VS = +VCC：0V (GND) 雙電源，VS = (+VCC) – (–VEE)：-4V 至 -18V |
| J14.1 |
LVDD+_ext |
單電源，LVDD+_ext：4.5V 至 36V 雙電源，輸出級電源 (LVSS+) - (LVSS-)：2.25 V 至 18 V |
| J14.2 | 接地 | 0V |
| J14.3 | LVSS–_ext | 單電源，LVSS–_ext：0V (GND) 雙電源，輸出級電源 (LVSS+) – (LVSS–)：-2.25 V 至 -18 V |
| J14.4 | 接地 | 0V |
默認情況下，輸出級電源電壓電平（+LVDD 和 –LVSS）分別設(shè)置為 PGA855 正 (+VCC) 和負 (–VEE) 電源電壓。+LVDD 引腳通過跳線 J9 1-2 連接到 +VCC，–LVSS 引腳通過 J16 1-2 連接到 -VEE。螺絲接線端子連接器 J14 提供對輸出級電源引腳的訪問。若要使用外部電源設(shè)置電壓電平 LVDD 和 LVSS，請使用連接器 J14.1 將分流跳線 J9 2-3 連接到 +LVDD。以類似的方式，使用連接器 J14.3 將分流跳線 J16 2-3 連接到 –LVSS 引腳。
圖 4-1 顯示了 PGA855EVM 電壓電源連接。
圖 4-1 PGA855EVM 電壓電源連接