1. 如何減弱干擾源

電磁干擾源、傳播路徑和敏感（接收）設(shè)備是電磁兼容的三要素。優(yōu)化EMI的抑制方案通常分為降低噪聲源的干擾和切斷干擾路徑兩大類，下面我們將針對電機(jī)系統(tǒng)對這兩大類措施分別進(jìn)行介紹。

對于車載電機(jī)驅(qū)動系統(tǒng)來說，主要的的電磁輻射源來自于快速變化的電場和磁場。 如果在應(yīng)用中需要使用PWM 控制來實(shí)現(xiàn)調(diào)速，就會產(chǎn)生周期性的開關(guān)波形，而高速的上升和下降沿蘊(yùn)含著豐富的高頻分量。

另外，對于驅(qū)動芯片本身，其自身的時鐘電路和產(chǎn)生高壓的電荷泵電路也是重要的輻射源。如果系統(tǒng)電路設(shè)計不夠優(yōu)化，這些干擾源會通過外圍電路耦合到其它部分，最終導(dǎo)致EMI 測試失效。

1.1 降低開關(guān)速度

減弱干擾源是優(yōu)化EMI測試結(jié)果的重要手段。對于電機(jī)系統(tǒng)來說，周期性的PWM開關(guān)會產(chǎn)生重復(fù)的大電流和電壓變化，功率級的MOSFET就是主要的干擾源。而對驅(qū)動電流大?。↖DRIVE）的調(diào)節(jié)可以控制開關(guān)過程中上升/下降的速度 （slew rate）。過快的開關(guān)速度容易引起振鈴，增加系統(tǒng)高頻輻射。

以RC電路的帶寬與上升時間為例， 代表信號從10%上升到90%的時間， RC電路的時間響應(yīng)為

其中 τ = RC

當(dāng)V_out= 0.1*Vin， 計算得t_(10%)=-τ*ln0.9

當(dāng)V_out= 0.9*V_in， 計算得t_(90%)=-τ*ln0.1

因而t_r=t_(90%)-t_(10%)=τ*（ln0.9-ln0.1）≈2.2*τ, τ=t_r/2.2

根據(jù)上述公式可以看出，降低開關(guān)速度可以大大減小信號的高頻分量

對于TI的外置MOSFET的電機(jī)驅(qū)動芯片來說，一般開關(guān)速度可以通過Idrive來進(jìn)行調(diào)節(jié)，如下圖1中DRV8718-Q1數(shù)據(jù)手冊[1]所示。對TI集成MOSFET的電機(jī)驅(qū)動芯片來說，開關(guān)速度可以通過Slew Rate進(jìn)行調(diào)節(jié)， 如圖2 DRV8243-Q1 數(shù)據(jù)手冊[2]所示。

降低開關(guān)速度的主要的弊端是會使得MOSFET在每個周期中都有更長的時間工作在不完全導(dǎo)通狀態(tài)，對系統(tǒng)的功耗和熱性能指標(biāo)不利。同時更慢的開關(guān)速度也會使得輸入控制信號占空比與實(shí)際的系統(tǒng)占空比產(chǎn)生一定的偏差，需要額外進(jìn)行校準(zhǔn)評估。

1.2 減小高頻回路輻射

對于電機(jī)驅(qū)動的應(yīng)用來說，開關(guān)電流從驅(qū)動芯片到負(fù)載再返回的路徑應(yīng)該越小越好，以減小走線電抗產(chǎn)生的高頻輻射。在多層板的layout設(shè)計里，一個完整的地平面可以提供最小的電流返回路徑，并提供對外界的屏蔽。如果地平面不是完整的，在分割的平面上走線，電流很可能通過很大寄生電感的路徑返回，從而造成強(qiáng)噪聲的EMI輻射。另外再設(shè)計時也應(yīng)注意盡量加寬電源和地線走線以減小阻抗，盡量不跳層走線。

下圖為MOSFET 外置預(yù)驅(qū)芯片大電流路徑示意。

1.3 開啟展頻功能

系統(tǒng)的另一個干擾源來自控制芯片的時鐘和電荷泵電路，這些電路一般有固定的開關(guān)頻率，因此容易在這個基頻和倍頻產(chǎn)生輻射尖峰。對于芯片的時鐘信號和電荷泵信號，部分芯片支持配置是否啟用展頻功能，可以將固定頻率的能量分散到更寬的頻率范圍，從而減小特定頻段的峰值能量[4]。如下為DRV8243-Q1的SSC_DIS，可以用來配置是否開啟展頻功能:

2. 如何切斷干擾路徑

受限于實(shí)際應(yīng)用的要求，優(yōu)化干擾輻射源通常是有限的。接下來我們討論如何通過切斷干擾路徑的方式進(jìn)行優(yōu)化。

首先我們對傳導(dǎo)干擾CE (Conducted Emission)和輻射干擾RE (Radiated Emission)進(jìn)行區(qū)分。傳導(dǎo)干擾可以通過優(yōu)化電流路徑有效改善。 輻射干擾主要分為電場耦合和磁場耦合。電場耦合主要是通過長走線、未屏蔽導(dǎo)體的天線效應(yīng)產(chǎn)生，磁場耦合主要是通過不良接地和容性耦合所造成的環(huán)路產(chǎn)生。我們可以通過分析耦合路徑進(jìn)行有效切斷。

2.1 增加PI型濾波器

一個有效阻斷電機(jī)干擾反向傳輸?shù)絃ISN的方式就是增加濾波電路。當(dāng)設(shè)備連接至電源時，在電源線上通常有差模電流和共模電流生成。差模電流產(chǎn)生于設(shè)備或芯片的供電，對電機(jī)系統(tǒng)來說其供電電流的變化由PWM 開關(guān)造成，其頻譜分量主要在開關(guān)頻率及其倍頻，而共模電流主要通過板上寄生參數(shù)產(chǎn)生。當(dāng)出現(xiàn)開關(guān)頻率及其倍頻頻段超標(biāo)時，有效的應(yīng)對措施為通過PI型濾波器提供對差模噪聲的低阻抗回路。PI 型濾波器的設(shè)計原則具體可參考附件[5].

PI 型濾波器常見構(gòu)成可以參考DRV8243EVM [6] 的設(shè)計如下：

在圖5的典型設(shè)計中：

• C10提供了最主要的低阻抗路徑，可以避免開關(guān)電流流向電池端
• L1用于阻止電流流向電池，一般電感量越高越好，但也會相應(yīng)造成體積和成本的增加
• C9同樣是提供低阻抗路徑到地，與L1一起構(gòu)成二階的低通濾波

從下圖6的EMC測試結(jié)果中，可以看出PI型濾波器可以明顯改善低頻段的差模噪聲

2.2 優(yōu)化退耦電容網(wǎng)絡(luò)

隨著開關(guān)速度的提升，電壓跳變點(diǎn)的dv/dt也會通過板上的寄生電容產(chǎn)生共模電流，并有可能被LISN接收。退耦電容可以充當(dāng)本地的電荷蓄水池，在面對電氣瞬態(tài)時儲存多余的電荷或提供大電流支持。靠近芯片管腳擺放的退耦電容可以為更高頻的噪聲提供更小的返回路徑。

設(shè)計時需要注意的是，因電容的自諧振頻率和寄生電感存在，不同電容值的退耦電容能夠提供的高頻濾波能力是不同的。常見的0.1uF的退耦電容值可以對200MHz以下的噪聲有很大的影響，但對更高頻率的噪聲作用有限。 為了應(yīng)對不同頻段的濾波要求，通常建議使用不同電容梯度的要求來實(shí)現(xiàn)理想的濾波頻段范圍。

在不同梯度的電容組合中，大電容來應(yīng)用長時間低頻的瞬態(tài)，小電容應(yīng)用短脈寬高頻的瞬態(tài)。在前面的圖5中，可以看到C11, C12, C13, C15是對C10的補(bǔ)充，C6, C7, C8和C14是對C9的補(bǔ)充。相互差10倍，可以為高頻噪聲提供通路。

2.3 減小輸出輻射

在電機(jī)驅(qū)動系統(tǒng)中，驅(qū)動的輸出通常會通過線纜連接到電機(jī)，從而在線上會產(chǎn)生大量的輻射噪聲。在電機(jī)的輸出端子之間增加差模和共模電容可以抑制一部分高頻噪聲。

濾波電路可以優(yōu)化開關(guān)瞬態(tài)的傳導(dǎo)干擾（CE），而屏蔽可以優(yōu)化輻射干擾（RE）測試結(jié)果。。將直流電機(jī)的兩個輸出線絞起來，在其上套一個磁環(huán)，也可以減小輻射。

3. 如何根據(jù)已有EMI測試結(jié)果制定優(yōu)化方案

EMI 問題在研發(fā)設(shè)計階段越早進(jìn)行考慮效果越好，然而如果出現(xiàn)測試結(jié)果超標(biāo)，可以根據(jù)超標(biāo)頻段通過以下方式快速對應(yīng)有效的改正措施：

• 如果通過低頻段差模噪聲超標(biāo)，可以通過PI型濾波器進(jìn)行優(yōu)化；
• 中頻段可以通過優(yōu)化供電pin的梯度設(shè)計進(jìn)行優(yōu)化。需要注意的是退耦電容需要離供電pin盡可能接近，且中間不應(yīng)有過孔。因?yàn)樽呔€和過孔上的的寄生電感會容易在高頻段與小容值電容產(chǎn)生震蕩；
• 如果中高頻段超標(biāo)，可以通過開啟芯片的展頻功能進(jìn)行優(yōu)化。另外，調(diào)整更慢的slew rate （如DRV8889-Q1），或者減小IDRIVE （DRV8718）都對減小開關(guān)高頻分量有很大的幫助；
• 如果測試結(jié)果顯示差出固定的頻段，幅度固定（amplitude）可能是charge pump的干擾， 在PVDD加電感或磁珠可以對此現(xiàn)象進(jìn)行干擾；
• 高頻的輻射干擾超標(biāo)可以通過屏蔽或雙絞線纜，調(diào)整輸出電容和減小驅(qū)動電流來優(yōu)化。