應(yīng)用簡(jiǎn)報(bào)

串行外設(shè)接口 (SPI) 總線是一種廣泛使用的同步通信協(xié)議、可在控制器器件與一個(gè)或多個(gè)外設(shè)之間實(shí)現(xiàn)高速、全雙工數(shù)據(jù)傳輸。SPI 由 Motorola 于 20 世紀(jì) 80 年代開(kāi)發(fā)、現(xiàn)已成為嵌入式系統(tǒng)中外設(shè)連接的標(biāo)準(zhǔn)接口。由于其簡(jiǎn)單性、多功能性和高效性，SPI 已成為工程師設(shè)計(jì)可靠、高速通信系統(tǒng)時(shí)的重要工具。圖 1 展示了總線上 SPI 連接的典型示意圖。

圖 1 SPI 總線示例

SPI 通信通過(guò)共享時(shí)鐘信號(hào)實(shí)現(xiàn)同步，從而確保數(shù)據(jù)傳輸時(shí)序的精確性。與集成電路總線 (I2C) 等其他串行協(xié)議不同，串行外設(shè)接口 (SPI) 沒(méi)有規(guī)定標(biāo)準(zhǔn)的通信格式，因此開(kāi)發(fā)者可根據(jù)具體應(yīng)用需求靈活定制協(xié)議參數(shù)。表 1 展示了 SPI、I2C 與通用異步收發(fā)傳輸器 (UART) 之間的差異。

SPI 總線架構(gòu)

SPI 總線的架構(gòu)較為簡(jiǎn)單，由一個(gè)控制器和一個(gè)或多個(gè)外設(shè)組成。控制器負(fù)責(zé)發(fā)起通信、控制時(shí)鐘以及選擇與之通信的外設(shè)。該架構(gòu)支持三種主要配置：

• 單控制器、單外設(shè)：
  • 最簡(jiǎn)單的設(shè)置、其中控制器僅與一個(gè)外設(shè)通信。
  • 需要四條線路（PICO、POCI、SCLK 和 CS）。
• 單控制器、多外設(shè)（獨(dú)立片選）：
  • 每個(gè)外設(shè)都有一條專用的片選 (CS) 線。
  • 控制器激活目標(biāo)外設(shè)的 CS 線，而其他外設(shè)的 CS 線保持未激活狀態(tài)。
• 菊花鏈配置：
  • 外設(shè)串聯(lián)，一個(gè)器件的輸出饋入為下一個(gè)器件的輸入。
  • 可減少 CS 線路數(shù)量，整個(gè)鏈路僅需一條 CS 線。
  • 在每個(gè)時(shí)鐘周期內(nèi)，數(shù)據(jù)通過(guò)鏈中的所有器件移位。
• 3 線 SPI 配置：
  • 將 PICO 和 POCI 線路合并為一條雙向數(shù)據(jù)線路，通常稱為數(shù)據(jù)輸入/輸出 (DIO)。
  • 該配置將所需線纜減少至三條：SCLK、CS 和 DIO。

數(shù)據(jù)傳輸模式

SPI 支持四種工作模式，具體由時(shí)鐘極性 (CPOL) 和時(shí)鐘相位 (CPHA) 決定。表 3 所示的這些模式定義了時(shí)鐘信號(hào)的特性以及數(shù)據(jù)采樣的時(shí)序。

寫(xiě)入外設(shè)

要向寄存器寫(xiě)入數(shù)據(jù)，控制器需傳輸一個(gè) 24 位字，且 MSB（第 23 位）需設(shè)為 0。寄存器地址編碼在第 [22:16] 位中，第 [15:8] 位用于選擇目標(biāo) GPIO 端口或配置多端口模式。最后 8 位 [7:0] 則攜帶實(shí)際要寫(xiě)入的數(shù)據(jù)。

• 示例：將端口 0 配置為輸出
  • 寄存器地址：0x04（方向寄存器）
  • 端口選擇：0x00（端口 0）
  • Data: 0xFF（所有引腳均設(shè)為輸出模式）
• PICO：
  • 第 [23] 位（讀寫(xiě)位，R/W）= 0（寫(xiě)入）
  • 第 [22:16] 位（地址位）= 0x04
  • 第 [15:8] 位（端口位）= 0x00
  • 第 [7:0] 位（數(shù)據(jù)位）= 0xFF
• 最終幀 = 0x0400FF
• POCI 響應(yīng)：
  • 第 [23:22] 位 = 0x3（表示其為狀態(tài)段）
  • 第 [21:16] 位：故障狀態(tài)寄存器
  • 第 [15:8] 位：全為 0
  • 第 [7:0] 位：先前的寄存器數(shù)據(jù)

從外設(shè)讀取數(shù)據(jù)

要從寄存器讀取數(shù)據(jù)，主機(jī)需將第 23 位設(shè)為 1 并傳輸目標(biāo)寄存器地址。低 16 位可填充虛擬數(shù)據(jù)。在同一傳輸過(guò)程中，TXE8124 會(huì)通過(guò) POCI 線返回所尋址寄存器的當(dāng)前值。

• 示例：從端口1讀取 GPIO 輸入狀態(tài)
  • 寄存器地址：0x02（輸入端口寄存器）
  • 端口選擇：0x01（端口 1）
  • Data: 0x00（虛擬數(shù)據(jù)）
• PICO：
  • 第 [23] 位（讀寫(xiě)位，R/W）= 1（讀取）
  • 第 [22:16] 位（地址位）= 0x02
  • 第 [15:8] 位（端口位）= 0x01
  • 第 [7:0] 位（虛擬數(shù)據(jù)位）= 0x00
• 最終幀 = 0x820100
• POCI 響應(yīng)：
  • 第 [23:22] 位 = 0x3（表示其為狀態(tài)段）
  • 第 [21:16] 位：故障狀態(tài)寄存器
  • 第 [15:8] 位：全為 0
  • 第 [7:0] 位：讀取數(shù)據(jù)

TXE8116/24 的關(guān)鍵時(shí)序要求

所有 SPI 事務(wù)都必須滿足《具有中斷輸出、復(fù)位輸入和 I/O 配置寄存器的 TXE81xx-Q1 汽車級(jí) 24 位 SPI 總線 I/O 擴(kuò)展器數(shù)據(jù)手冊(cè)》中規(guī)定的最低時(shí)序約束，以確保通信正常。

注釋

• 所有事務(wù)均為全雙工模式；每個(gè) SPI 時(shí)鐘周期內(nèi)，PICO 和 POCI 線上各傳輸 1 位數(shù)據(jù)。
• 數(shù)據(jù)會(huì)在 SCLK 的上升沿進(jìn)行采集，并在下降沿被驅(qū)動(dòng)輸出。
• 始終確保在 24 位幀傳輸期間 CS 信號(hào)保持低電平；在幀傳輸過(guò)程中切換 CS 信號(hào)可能會(huì)導(dǎo)致事務(wù)出錯(cuò)。
• 可通過(guò) [15:8] 位中的特定端口位實(shí)現(xiàn)多端口尋址。