圖 2-3 展示了 CD4053B 等典型的通道結構。NMOS 路徑與 PMOS 路徑并聯，就像傳輸門開關一樣，以實現更平坦的導通狀態電阻。兩個背對背 NMOS 晶體管用于組成 NMOS 路徑，另一個開關 SW 連接在晶體管對的中點與 VSS 之間。當通道導通時，晶體管導通、SW 關斷、電壓信號從輸入傳輸到輸出。當通道關斷時，晶體管關斷、SW 導通、中點的電壓被下拉至 VSS。

圖 2-3 中的 PMOS 路徑的工作方式與 NMOS 路徑類似。此外，ESD 二極管放置在 IO 引腳上以鉗制輸出電壓范圍，使其在過壓事件發生時保持在 VDD 和 VSS 之間。

假定輸入為直流電壓，如圖 1-5 中的示例所示。由于關斷狀態晶體管和 ESD 二極管都沒有真正關斷，因此有少量漏電流流經晶體管和二極管，并流至輸出負載。關斷通道漏電流路徑如圖 2-4 所示。

如上所述，當通道關斷時，SW 導通并將漏電流灌入 VSS。由于 SW 的導通狀態電阻遠小于 NMOS 晶體管的關斷狀態電阻，因此大多數漏電流從輸入側流向 VSS 而不是輸出。同樣，對于 PMOS 路徑，漏電流環路會在輸入和 VDD 之間形成，而不是在輸入和輸出之間形成。換言之，圖 2-3 中的通道結構幾乎會阻斷輸入到輸出漏電路徑 (5)(6)(7)(8)。

對于其余輸出漏電路徑 (1)(2)(3)(4)，電流從 VDD 拉出或由 VSS 灌入。拉電流和灌電流反向流動、相互抵消，以實現流過輸出負載的相當低的漏電流。

此外，并非所有多路復用器通道結構都具有輸入至輸出漏電阻斷特性。以圖 2-5 的通道結構為例:

此結構沒有額外的開關路徑來將輸入漏電流引導至 VDD/VSS。關斷通道漏電流路徑如圖 2-6 所示。

NMOS 的關斷狀態電阻為漏電流從輸入端流向輸出端提供了路徑 (1)(2)。路徑 (3)(4)(5)(6) 中的其他漏電流在相反方向相互抵消，如圖 2-4 中所示。路徑 (1)(2) 中的漏電流沿相同方向流動，無法相互抵消。因此，此結構的輸出漏電流可能會更大。