ZHCAFB1 May 2025 CD4053B
如圖 3-1 所示,關斷通道的輸出電壓可以通過在 VDD 和 VSS 之間施加任意電壓來定義(對于高于 VDD 或低于 VSS 的電壓,輸出可由 VDD 或 VSS 的 ESD 二極管進行鉗位)。
輸出電壓可以通過求解基爾霍夫電流定律公式來計算:
通常,建議將不確定的關斷通道電壓固定到接地端,以確保 MCU 無法讀取多余電壓。
為滿足這一需求,建議使用以下三種設計。