本節介紹了當 PLL 處于禁用狀態且 AVDD 設置為 1.8V 和 3.3V 時，TAC511x 的典型電流消耗。

通過設置相應的位字段 B0_P0_R52[7] (PLL_DIS) 和 LOW_PWR_FILT 來禁用 PLL，必須分別為 ADC 和 DAC（ADC_LOW_PWR_FILT 和 DAC_LOW_PWR_FILT）以及 B0_P0_R78[2] 和 B0_P0_R79[2] 啟用這些位字段。

當 PLL 被禁用時，默認情況下位時鐘用作時鐘源。或者，如果系統具有可用的低抖動時鐘，則可以通過支持 GPI 的引腳 (GPIOx/GPIx) 之一在器件中使用外部時鐘源 (CCLK)。

• 如果 GPIOx 用于 CCLK 輸入，則必須為 GPIOx_CFG0 寄存器中的相應 GPIOx_CFG 位字段配置 GPI 功能。
• 如果 GPIx 用于 CCLK 輸入，則必須為 GPI 功能啟用 GPI_CFG 寄存器中的相應 GPIx_CFG 位字段。
• 為 GPI 配置的引腳必須配置為 CCLK，這是通過根據配置的引腳配置 B0_P0_R15[6:5] (CCLK_SEL) 來完成的。
• 配置 CCLK 后，必須使用外部 CCLK 作為時鐘源，而不是使用 BCLK，這是通過配置 B0_P0_R52[3:1] (CLK_SRC_SEL) 來完成的。
• 配置完成后，器件運行外部 CCLK 作為時鐘源。

在表 3-4 中，功耗測量禁用雙二階濾波器，DAC 和 ADC 都處于空閑通道，ADC 處于全差分輸入設置，并且 12.288MHz 的外部 CCLK 通過 GPIO1 引腳用作器件時鐘源。